申请/专利权人：北京中电华大电子设计有限责任公司

申请日：2021-02-03

公开（公告）日：2022-08-23

公开（公告）号：CN112859997B

主分类号：G05F1/567

分类号：G05F1/567

优先权：

专利状态码：有效-授权

法律状态：2022.08.23#授权;2021.06.15#实质审查的生效;2021.05.28#公开

摘要：本发明为一种自校准的带隙基准电压三温TRIM的电路结构，应用于对基准电压温度系数要求较高的芯片中。随着芯片制造工艺进入纳米级，但电源电压往往不能同比例下降，导致MOS器件的漏电越来越严重。但是器件漏电模型的准确建立对工艺而言较为困难，目前许多工艺的器件漏电模型都不够准确。由于漏电大小受温度影响，漏电对带隙基准参考电压的温度系数产生了不可忽视的影响。漏电模型不够准确，带隙基准电路的设计遭遇了温度系数仿真结果与实际芯片测试结果差异很大的问题。这就需要在测试过程中对，带隙基准电压的温度系数进行trim。本设计提出了一种具有offset自校准功能的，实现带隙基准电压在高温、常温、低温进行温度系数TRIM的低成本方案。

主权项：1.一种自校准的带隙基准电压三温TRIM的电路结构，其特征在于：包括具有温度系数调节器和电平调节器分别独立trim的带隙基准电路，用于测试时对带隙基准电压VREF_IN的温度系数和电平同时进行trim；包括二进制分压器，对片外参考电压VREF_EX进行分压，产生输出电压VREF_DIV；包括比较器,用于比较带隙基准电压VREF_IN和输出电压VREF_DIV；包括逻辑控制单元，产生控制字DIVN-1:0，以及产生温度系数控制字TC_TRIMM:0和电平控制字VOL_TRIMX:0，实现对带隙基准电压的温度系数和电平电压同时trim；包括开关S1、开关S2、开关S3；包括电容C1，用于失调校准；其中带隙基准电路的输出VREF_IN与开关S3一端相连，开关S3另一端连接比较器正向输入端和开关S1的一端，开关S1另一端连接二进制分压器的输出VREF_DIV，电容C1一端连接地GND，电容C1另一端连接比较器负向输入端和开关S2一端，开关S2另一端连接比较器输出端和逻辑控制单元的输入端；逻辑控制单元通过逻辑控制，将带隙基准电压VREF_IN采样到电容C1，逻辑控制单元根据比较器对电压VREF_IN和VREF_DIV的比较结果，产生相应的控制字DIVN-1:0，调节二进制分压器的输出电压VREF_DIV，比较器再次进行比较；重复这一过程，直到完成N次后，得到的控制字DIVN-1:0，即当前VREF_IN的量化值。

全文数据：

权利要求：

百度查询： 北京中电华大电子设计有限责任公司 一种自校准的带隙基准电压三温TRIM的电路结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD