申请/专利权人：深圳芯能半导体技术有限公司

申请日：2022-07-21

公开（公告）日：2022-09-20

公开（公告）号：CN115083895A

主分类号：H01L21/266

分类号：H01L21/266;H01L21/331;H01L29/06

优先权：

专利状态码：有效-授权

法律状态：2022.11.18#授权;2022.10.11#实质审查的生效;2022.09.20#公开

摘要：本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，该方法包括：晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度。本发明通过使用光刻胶作为掩膜，阻挡部分芯片终端区域和过渡区域的背面掺杂离子注入剂量，使得终端区域和过渡区域的背面阳极掺杂浓度要低于元胞区的阳极掺杂浓度，使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。

主权项：1.一种背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，包括如下步骤：S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层；S2、栅氧化层生长与Poly电极形成；S3、Pwell区掺杂与推进；S4、N型源区掺杂；S5、隔离介质层淀积与接触孔刻蚀；S6、正面金属化与钝化层形成；S7、晶圆背面减薄，并注入N型掺杂离子形成缓冲层；S8、晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度；S9、晶圆背面淀积金属层。

全文数据：

权利要求：

百度查询： 深圳芯能半导体技术有限公司 一种背面变掺杂结构的场截止IGBT芯片制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD