申请/专利权人：中国科学院微电子研究所

申请日：2021-01-06

公开（公告）日：2023-03-17

公开（公告）号：CN112837724B

主分类号：G11C11/16

分类号：G11C11/16

优先权：

专利状态码：有效-授权

法律状态：2023.03.17#授权;2021.06.11#实质审查的生效;2021.05.25#公开

摘要：本申请公开了一种反相器和一种存储器件。该反相器包括串联连接的负电容晶体管，其被配置为：分别响应于接收表示逻辑值1的第一输入电平、表示逻辑值12的第二输入电平和表示逻辑值0的第三输入电平，输出表示逻辑值0的第一输出电平、表示逻辑值12的第二输出电平和表示逻辑值1的第三输出电平。

主权项：1.一种反相器，包括串联连接的负电容晶体管，配置为：分别响应于接收表示逻辑值1的第一输入电平、表示逻辑值12的第二输入电平和表示逻辑值0的第三输入电平，输出表示逻辑值0的第一输出电平、表示逻辑值12的第二输出电平和表示逻辑值1的第三输出电平；其中，所述负电容晶体管包括基准晶体管和负电容，所述负电容与所述基准晶体管的栅极串联连接，且所述负电容与所述基准晶体管的栅电容相匹配，所述负电容与所述基准晶体管的栅电容满足： 其中，CFE为所述负电容，CMOS为所述基准晶体管的栅电容；其中，所述反相器并配置为：通过调整预设参数将所述反相器输出电压和输出电流的波动范围调整到指定范围内；所述预设参数包括：铁电电容介质层厚度、剩余极化强度、校顽场场强；以及所述反相器与另一反相器并联连接，构成存储体，并且其中，所述反相器的输入端与所述另一反相器的输出端连接，作为所述存储体的第二输出端；所述另一反相器的输入端与所述反相器的输出端连接，作为所述存储体的第一输出端，所述另一反相器的结构与所述反相器结构相同。

全文数据：

权利要求：

百度查询： 中国科学院微电子研究所 反相器和存储器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD