申请/专利权人：西安电子科技大学芜湖研究院

申请日：2022-12-16

公开（公告）日：2023-03-21

公开（公告）号：CN115833755A

主分类号：H03D3/00

分类号：H03D3/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.04.07#实质审查的生效;2023.03.21#公开

摘要：本发明公开了一种信号解调电路及数字隔离电路，其中的信号解调电路，设置于数字隔离电路的接收端，包括：共栅放大模块，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大；解调模块，与共栅放大模块相连接，用于对放大后的全差分信号进行解调并输出；共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻。本发明中的电路，具有较高的抗干扰能力。

主权项：1.一种信号解调电路，其特征在于，设置于数字隔离电路的接收端，包括：共栅放大模块，用以接收所述数字隔离电路中的隔离模块所输出的全差分信号，并对所述全差分信号进行放大；解调模块，与所述共栅放大模块相连接，用于对放大后的所述全差分信号进行解调并输出；所述共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻；所述第一NMOS管的源极连接所述第一采样电阻后接地，所述第二NMOS管的源极连接所述第二采样电阻后接地；所述第一NMOS管的栅极与所述第二耦合电容的阴极相连接，所述第二耦合电容的阳极连接于所述第二NMOS管的源极和所述第二采样电阻之间，并接入所述全差分信号中的反相输入信号；所述第二NMOS管的栅极与所述第一耦合电容的阴极相连接，所述第一耦合电容的阳极连接于所述第一NMOS管的源极和所述第一采样电阻之间，并接入所述全差分信号中的正相输入信号；所述第一NMOS管的漏极与所述第一有源负载相连接并接出反相输出信号，所述第二NMOS管的漏极与所述第二有源负载相连接并接出正相输出信号；所述第一有源负载和所述第二有源负载均包括负载PMOS管和负载NMOS管，所述负载PMOS管的源极和所述负载NMOS管的漏极均与驱动电源的高电平输出端相连接；所述负载PMOS管的栅极与所述负载NMOS管的源极相连接，并连接至一偏置电流源，所述负载PMOS管的漏极与所述负载NMOS管的栅极相连接；所述负载PMOS管的漏极为连接端。

全文数据：

权利要求：

百度查询： 西安电子科技大学芜湖研究院 一种信号解调电路及数字隔离电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD