申请/专利权人：天津大学

申请日：2019-06-13

公开（公告）日：2023-07-21

公开（公告）号：CN110288086B

主分类号：G06N3/063

分类号：G06N3/063;G06N3/0464;G06F17/15;G06F17/16

优先权：

专利状态码：有效-授权

法律状态：2023.07.21#授权;2019.10.29#实质审查的生效;2019.09.27#公开

摘要：一种基于Winograd的可配置卷积阵列加速器结构，包括：激活值缓存模块、权重缓存模块、输出缓存模块、控制器、权重预处理模块、激活值预处理模块、权重转换模块、激活值矩阵转换模块、点乘模块、结果矩阵转换模块、累加模块、池化模块和激活模块。本发明的一种基于Winograd的可配置卷积阵列加速器结构，根据固定范式的Winograd卷积算法的运算特点，设计了位宽可配置的卷积阵列加速器，灵活满足不同神经网络以及不同卷积层对位宽的需求。另外，还设计了专用的数据位宽可配置的乘法器单元，从而提高了神经网络卷积运算的计算效率，降低了计算功耗。

主权项：1.一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，包括：激活值缓存模块1、权重缓存模块2、输出缓存模块3、控制器4、权重预处理模块5、激活值预处理模块6、权重转换模块7、激活值矩阵转换模块8、点乘模块9、结果矩阵转换模块10、累加模块11、池化模块12和激活模块13，其中，激活值缓存模块1，用于存储输入像素值或输入特征图值，与控制器4相连，为激活值预处理模块6提供激活值数据；权重缓存模块2，用于存储已训练好的权值，与控制器4相连，为权重预处理模块5提供权重数据；输出缓存模块3，用于存储一次卷积层结果，与控制器4相连，当激活模块13输出数据完成后，将数据传入输出缓存模块3，用于下一层卷积；控制器4，根据计算过程控制待处理的激活值数据、权重数据、和卷积层数据的传输；权重预处理模块5，接收权重缓存模块2传输的待运算数据，用于划分卷积核，得到时域权重矩阵K；激活值预处理模块6，接收激活值缓存模块1传输的待运算数据，用于从激活值缓存模块1取出激活值，用于划分激活值，得到时域激活值矩阵I；权重转换模块7，接收权重预处理模块5传输的待运算数据，用于实现权重数据从时域转换为Winograd域，得到Winograd域权重矩阵U；激活值矩阵转换模块8，接收激活值预处理模块6传输的待运算数据，用于实现激活值从时域转换为Winograd域，得到Winograd域激活值矩阵V；点乘模块9，分别接收权重转换模块7和激活值矩阵转换模块8传输的待运算数据，用于实现Winograd域激活值矩阵与Winograd域权重矩阵的点积操作，得到Winograd域点积结果矩阵M；结果矩阵转换模块10，接收点乘模块9传输的待运算数据，用于实现点积结果矩阵从Winograd域到时域的转换，得到转换后的时域点积结果矩阵F；累加模块11，接收结果矩阵转换模块10传输的待运算数据，通过将接收的数据累加，得到最终的卷积结果；池化模块12，接收累加模块11传输的待运算数据，将最终的卷积结果阵进行池化；激活模块13，接收池化模块12传输的待运算数据，将池化结果进行Relu激活函数处理，得到激活后的结果，传输到输出缓存模块3，其中：所述的权重预处理模块5包括：1将一个大小为5*5的卷积核通过补零，扩展成6*6的卷积矩阵；2将6*6的卷积矩阵划分为四个3*3的卷积核；具体划分如下所示，其中Kinput表示一个5*5的权重矩阵，下侧分别是4个对应的划分后的时域待处理权重矩阵K1、K2、K3、K4；在计算U＝GKGT中，K值依次为K1、K2、K3、K4： 其中，K表示时域权重矩阵、G是权重转换辅助矩阵、U是Winograd域权重矩阵；所述的激活值预处理模块6是将6*6大小的激活值矩阵划分为重叠的4个4*4大小的矩阵；划分如下所示，其中Iinput表示一个6*6的权重矩阵，下侧分别是划分后的大小为4*4的时域待处理激活值矩阵I1、I2、I3、I4；在计算V＝BTIB中，I值依次为I1、I2、I3、I4： 其中，I是时域激活值矩阵、B是激活值转换辅助矩阵、V是Winograd域激活值矩阵。

全文数据：一种基于Winograd的可配置卷积阵列加速器结构技术领域本发明涉及一种可配置卷积阵列加速器结构。特别是涉及一种基于Winograd的可配置卷积阵列加速器结构。背景技术神经网络在诸多领域应用特别是图像相关任务上表现优异，诸如图像分类、图像语义分割、图像检索、物体检测等计算机视觉问题上，开始替代大部分传统算法，并逐步被部署到终端设备上。但是神经网络计算量非常巨大，从而存在神经网络处理速度慢、运行功耗大等问题。神经网络主要包含训练阶段和推理阶段。为了得到高精度的处理结果，权重数据在训练中需要从海量数据中通过反复迭代计算得到。在神经网络推理阶段中，需要在极短的响应时间通常为毫秒级内完成对输入数据的运算处理，特别是当神经网络应用于实时系统时，例如自动驾驶领域。此外，神经网络中涉及的计算主要包括卷积运算、激活运算和池化运算等。已有研究表明，神经网络超过90％的计算时间被卷积过程占据。传统的卷积算法通过多重乘法累加运算，分别计算输出特征图中的每个元素。虽然之前使用该算法的解决方案已经取得了初步的成功，但当算法本身效率更高时，效率可能更高。因此，目前研究者们提出了Winograd的卷积算法，该算法通过对输入特征图与权重进行特定的数据域转换，完成等效的卷积运算任务并减少卷积运算过程的乘法次数。由于实际应用中大多数神经网络处理器芯片的预测过程是采用固定神经网络模型，因此所采用的Winograd卷积输出范式通常也是固定模式，其运算过程十分明确，具有较大的优化空间。如何设计并优化基于Winograd神经网络加速器结构成为了一个研究重点。另外，对于绝大数神经网络应用，输入定点类型的数据便可达到良好的实验结果，更能提高速度，降低功耗。然而现有的定点化神经网络中的卷积数据位宽是固定的，不能灵活配置，降低了适用性。通常，16bit的数据位宽便可以满足神经网络的精度需求，而对于一些精度要求不高的网络和场景，8bit数据位宽也可满足精度需求。因此，在神经网络中，实现数据位宽可配置能够得到更好的优化。发明内容本发明所要解决的技术问题是，提供一种能够提高神经网络卷积运算的计算效率的基于Winograd的可配置卷积阵列加速器结构。本发明所采用的技术方案是：一种基于Winograd的可配置卷积阵列加速器结构，包括：激活值缓存模块、权重缓存模块、输出缓存模块、控制器、权重预处理模块、激活值预处理模块、权重转换模块、激活值矩阵转换模块、点乘模块、结果矩阵转换模块、累加模块、池化模块和激活模块，其中，激活值缓存模块，用于存储输入像素值或输入特征图值，与控制器相连，为激活值预处理模块提供激活值数据；权重缓存模块，用于存储已训练好的权值，与控制器相连，为权重预处理模块提供权重数据；输出缓存模块，用于存储一次卷积层结果，与控制器相连，当激活模块输出数据完成后，将数据传入输出缓存模块，用于下一层卷积；控制器，根据计算过程控制待处理的激活值数据、权重数据、和卷积层数据的传输；权重预处理模块，接收权重缓存模块传输的待运算数据，用于划分卷积核，得到时域权重矩阵K；激活值预处理模块，接收激活值缓存模块传输的待运算数据，用于从激活值缓存模块取出激活值，用于划分激活值，得到时域激活值矩阵I；权重转换模块，接收权重预处理模块传输的待运算数据，用于实现权重数据从时域转换为Winograd域，得到Winograd域权重矩阵U；激活值矩阵转换模块，接收激活值预处理模块传输的待运算数据，用于实现激活值从时域转换为Winograd域，得到Winograd域激活值矩阵V；点乘模块，分别接收权重转换模块和激活值矩阵转换模块传输的待运算数据，用于实现Winograd域激活值矩阵与Winograd域权重矩阵的点积操作，得到Winograd域点积结果矩阵M；结果矩阵转换模块，接收点乘模块传输的待运算数据，用于实现点积结果矩阵从Winograd域到时域的转换，得到转换后的时域点积结果矩阵F；累加模块，接收结果矩阵转换模块传输的待运算数据，通过将接收的数据累加，得到最终的卷积结果；池化模块，接收累加模块传输的待运算数据，将最终的卷积结果阵进行池化；激活模块，接收池化模块传输的待运算数据，将池化结果进行Relu激活函数处理，得到激活后的结果，传输到输出缓存模块。所述的权重预处理模块包括：1将一个大小为5*5的卷积核通过补零，扩展成6*6的卷积矩阵；2将6*6的卷积矩阵划分为四个3*3的卷积核；具体划分如下所示，其中Kinput表示一个5*5的权重矩阵，下侧分别是4个对应的划分后的时域待处理权重矩阵K1、K2、K3、K4。在计算U＝GKGT中，K值依次为K1、K2、K3、K4：所述的激活值预处理模块是将6*6大小的激活值矩阵划分为重叠的4个4*4大小的矩阵。划分如下所示，其中Iinput表示一个5*5的权重矩阵，下侧分别是划分后的大小为4*4的时域待处理激活值矩阵I1、I2、I3、I4。在计算V＝BTIB中，I值依次为I1、I2、I3、I4：所述的权重转换模块，是通过行列向量相加减完成计算中的矩阵乘，从而执行Winograd卷积中针对权重矩阵的转换，得到Winograd域权重矩阵U＝[GKGT]其中，K表示时域权重矩阵、G是权重转换辅助矩阵、U是Winograd域权重矩阵；具体操作：将权重矩阵K的第一行向量作为临时矩阵C2的第一行，其中临时矩阵C2＝GTK；将权重矩阵K中的整数右移补0、负数右移补1完成除二；当权值为正值时，权值右移，权值左边补0；当权值为负时，权值右移，权值左边补1；将权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为临时矩阵C2的第二行；将权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为临时矩阵C2的第三行；将权重矩阵K的第三行向量作为临时矩阵C2的第四行；将临时矩阵C2第一列向量作为Winograd域权重矩阵U的第一列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第二列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第三列；将临时矩阵C2的第三列向量作为Winograd域权重矩阵U的第四列，最后得到Winograd域权重矩阵U。所述的激活值矩阵转换模块，是通过行列向量相加减，完成计算中的矩阵乘，从而执行Winograd卷积中针对时域激活值矩阵的转换操作，得到矩阵V＝[BTIB]其中，I是时域激活值矩阵、B是激活值转换辅助矩阵、V是Winograd域激活值矩阵；具体操作：将时域激活值矩阵I的第一行减第三行的向量差值作为临时矩阵C1的第一行，其中临时矩阵C1＝BTI；将时域激活值矩阵I的第二行与第三行相加的结果作为临时矩阵C1的第二行；将时域激活值矩阵I的第三行减第二行的向量差值作为临时矩阵C1的第三行；将时域激活值矩阵I的第二行减第四行的向量差值作为临时矩阵C1的第四行；将临时矩阵C1的第一列减第三列的向量差值作为Winograd域激活值矩阵V的第一列；将临时矩阵C1的第二列与第三列相加的结果作为Winograd域激活值矩阵V的第二列；将临时矩阵C1的第三列减第二列的向量差值作为Winograd域激活值矩阵V的第三列；将临时矩阵C1的第二列减第四列的向量差值作为Winograd域激活值矩阵V的第四列，最后得到Winograd域激活值矩阵V。所述的点乘模块是通过执行Winograd域权重矩阵U和Winograd域激活值矩阵V的点积操作，获得Winograd域点积结果矩阵M，公式表达为M＝U⊙V，其中，U是Winograd域权重矩阵，V是Winograd域激活值矩阵；所述的点乘模块以实现数据位宽可配置的点积，有8位乘法器和16位乘法器两个工作模式，分别对应进行8bit和16bit两种数据位宽的运算，实现8*8bit和16*16bit的定点乘法运算。所述的8位乘法器包括依次连接的第一选通单元、第一取反单元、第一移位单元、第一累加单元、第二选通单元、第二取反单元和第三选通单元，其中，第一选通单元分别接收：权重转换模块和激活值矩阵转换模块的数据信息以及权重转换模块的符号控制信号；第一取反单元接收第一选通单元的数据信息，对接收的数据进行取反；第一移位单元接收第一取反单元的数据信息，以及接收第一选通单元的符号位信息，根据符号信息对接收的数据进行移位；第一累加单元接收第一移位单元的数据信息，对接收的数据进行累加；第二选通单元接收第一累加单元的数据信息和第一选通单元的符号位信息，并传送给第二取反单元；第二取反单元接收第二选通单元的数据信息，对接收的数据进行取反；第三选通单元分别接收第二取反单元和第一累加单元的数据信息，并输出。所述的16位乘法器包括依次连接的第四选通单元、第三取反单元、8位乘法器、第二移位单元、第二累加单元、第五选通单元、第四取反单元和第六选通单元，其中，第四选通单元分别接收：权重转换模块和激活值矩阵转换模块的数据信息以及权重转换模块的符号控制信号；第三取反单元接收第四选通单元的数据信息，对接收的数据进行取反；8位乘法器进行8bit数据位宽的运算，实现8*8bit的定点乘法运算；第二移位单元接收8位乘法器的数据信息，对接收的数据进行移位；第二累加单元接收第二移位单元的数据信息，对接收的数据进行累加；第五选通单元接收第二累加单元的数据信息和第四选通单元的符号位信息，并传送给第四取反单元；第四取反单元接收第五选通单元的数据信息，对接收的数据进行取反；第六选通单元接收第四取反单元的数据信息，并输出。所述的结果矩阵转换模块是通过Winograd域点积结果矩阵M行列向量移位加减操作执行针对Winograd域点积结果矩阵M的转换操作F＝ATMA，其中，M是Winograd域点积结果矩阵，A是Winograd域点积结果矩阵M的换辅助矩阵，F是时域点积结果矩阵；具体操作：将Winograd域点积结果矩阵M的第一、二、三行相加的向量结果作为临时矩阵C3的第一行，其中临时矩阵C3＝ATM；将点Winograd域点积结果矩阵M的第二、三、四行相加的向量结果作为临时矩阵C3的第二行；将临时矩阵C3的第一、二、三列相加的向量结果作为转换后的时域点积结果矩阵F的第一列；将临时矩阵C3的第二、三、四列相加的向量结果作为转换后的时域点积结果矩阵F的第二列，最后得到转换后的时域点积结果矩阵F。本发明的一种基于Winograd的可配置卷积阵列加速器结构，根据固定范式的Winograd卷积算法的运算特点，设计了位宽可配置的卷积阵列加速器，灵活满足不同神经网络以及不同卷积层对位宽的需求。另外，还设计了专用的数据位宽可配置的乘法器单元，从而提高了神经网络卷积运算的计算效率，降低了计算功耗。附图说明图1是Winograd卷积阵列加速器总体架构图；图2是本发明一种基于Winograd的可配置卷积阵列加速器结构的构成示意图；图3是数据位宽可配中8位乘法器的示意图；图4是数据位宽可配中16位乘法器的示意图。具体实施方式下面结合实施例和附图对本发明的一种基于Winograd的可配置卷积阵列加速器结构做出详细说明。神经网络的卷积计算中，Winograd转换公式为Out＝AT[GKGT⊙BTIB]A1其中K表示时域权重矩阵，I表示时域激活值矩阵，A、G、B分别表示与点乘结果矩阵[GKGT⊙BTIB]、时域权重矩阵K、时域激活值矩阵I对应的转换矩阵，转换矩阵A、G、B具体如下所示：本发明中所用到Winograd卷积的输出范式为F2*2,3*3,第一个参数2*2表示输出特征图的大小，第二个参数3*3表示卷积核的大小。如图1所示，Winograd卷积可以分为三个阶段执行。第一阶段，将从缓存中读取的权重矩阵G与时域激活值矩阵I从时域转为Winograd域，具体操作为矩阵乘法运算，计算结果用U与V表示，其中U＝GKGT，V＝BTIB；第二阶段，将Winograd域权重矩阵U与Winograd域激活值矩阵V执行点积操作“⊙”，得到Winograd域点积结果矩阵M＝U⊙V；第三阶段将点积结果从Winograd域转为时域。如图2所示，本发明的一种基于Winograd的可配置卷积阵列加速器结构，包括：激活值缓存模块1、权重缓存模块2、输出缓存模块3、控制器4、权重预处理模块5、激活值预处理模块6、权重转换模块7、激活值矩阵转换模块8、点乘模块9、结果矩阵转换模块10、累加模块11、池化模块12和激活模块13，其中，1激活值缓存模块1，用于存储输入像素值或输入特征图值，与控制器4相连，为激活值预处理模块6提供激活值数据；2权重缓存模块2，用于存储已训练好的权重，与控制器4相连，为权重预处理模块5提供权重数据；3输出缓存模块3，用于存储一次卷积层结果，与控制器4相连，当激活模块13输出数据完成后，将数据传入输出缓存模块3，用于下一层卷积；4控制器4，根据计算过程控制待处理的激活值数据、权重数据、和卷积层数据的传输；5权重预处理模块5，接收权重缓存模块2传输的待运算数据，用于划分卷积核，分别得到四个时域待处理权重矩阵K1、K2、K3、K4；所述的权重预处理模块5包括：1将一个大小为5*5的卷积核通过补零，扩展成6*6的卷积矩阵；2将6*6的卷积矩阵划分为四个3*3的卷积核；这样就可以用3*3的Winograd输出范式实现5*5的卷积，高效且不会增加功耗乘法次数。具体划分如下所示，其中Kinput表示一个大小为5*5的时域输入权重矩阵，右侧是时域输入权重矩阵扩展后的6*6时域权重矩阵划分后的四个处理结果，下面分别是4个对应的划分后的时域待处理权重矩阵K1、K2、K3、K4。在计算U＝GKGT中，K值依次为K1、K2、K3、K4：6激活值预处理模块6，接收激活值缓存模块1传输的待运算数据，用于从激活值缓存模块1取出激活值，用于划分激活值，分别得到时域待处理激活值矩阵I1、I2、I3、I4。在计算V＝BTIB中，I值依次为I1、I2、I3、I4：所述的激活值预处理模块6实现激活值的读取并对其进行预处理。在Winograd算法中，激活值需要与权重相对应，而其中有许多重复使用的数据，所以将其重叠划分。所述的激活值预处理模块6是将6*6大小的激活值矩阵划分为重叠的4个4*4大小的矩阵，分别对应所述的4个3*3的卷积核；划分如下所示，其中Iinput表示一个大小为6*6的时域输入激活值矩阵，下方分别为划分后的大小为4*4的时域待处理激活值矩阵I1、I2、I3、I4。在计算V＝BTIB中，I值依次为I1、I2、I3、I4：7权重转换模块7，接收权重预处理模块5传输的待运算数据，用于实现权重数据从时域转换为Winograd域，得到Winograd域权重矩阵U；所述的权重转换模块7，是通过行列向量相加减完成计算中的矩阵乘，从而执行Winograd卷积中针对权重矩阵的转换，得到Winograd域权重矩阵U＝[GKGT]其中，K表示时域权重矩阵、G是权重转换辅助矩阵、U是Winograd域权重矩阵；具体操作：将时域权重矩阵K的第一行向量作为临时矩阵C2的第一行，其中临时矩阵C2＝GTK；因为权重矩阵中存在值12，所以只需要将时域权重矩阵K中的整数右移补0、负数右移补1完成除二；当权重为正值时，权重右移，权重左边补0；当权重为负时，权重右移，权重左边补1；将时域权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为临时矩阵C2的第二行；将时域权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为矩阵C2的第三行；将时域权重矩阵K的第三行向量作为临时矩阵C2的第四行；将临时矩阵C2的第一列向量作为Winograd域权重矩阵U的第一列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第二列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第三列；将临时矩阵C2的第三列向量作为Winograd域权重矩阵U的第四列，最后得到Winograd域权重矩阵U。8激活值矩阵转换模块8，接收激活值预处理模块6传输的待运算数据，用于实现激活值从时域转换为Winograd域，得到Winograd域激活值矩阵V；所述的激活值矩阵转换模块8，是通过行列向量相加减，完成计算中的矩阵乘，从而执行Winograd卷积中针对时域激活值矩阵的转换操作，得到Winograd域激活值矩阵V＝[BTIB]其中，I是时域激活值矩阵、B是激活值转换辅助矩阵、V是Winograd域激活值矩阵；具体操作：将时域激活值矩阵I的第一行减第三行的向量差值作为临时矩阵C1的第一行，其中临时矩阵C1＝BTI；将时域激活值矩阵I的第二行与第三行相加的结果作为临时矩阵C1的第二行；将时域激活值矩阵I的第三行减第二行的向量差值作为临时矩阵C1的第三行；将时域激活值矩阵I的第二行减第四行的向量差值作为临时矩阵C1的第四行；将临时矩阵C1的第一列减第三列的向量差值作为Winograd域激活值矩阵V的第一列；将临时矩阵C1的第二列与第三列相加的结果作为Winograd域激活值矩阵V的第二列；将临时矩阵C1的第三列减第二列的向量差值作为Winograd域激活值矩阵V的第三列；将临时矩阵C1的第二列减第四列的向量差值作为Winograd域激活值矩阵V的第四列，最后得到Winograd域激活值矩阵V。9点乘模块9，分别接收权重转换模块7和激活值矩阵转换模块8传输的待运算数据，用于实现Winograd域激活值矩阵与Winograd域权重矩阵的点积操作，得到Winograd域点积结果矩阵M，也是卷积中最消耗计算时间和资源的模块；所述的点乘模块9是通过执行Winograd域权重矩阵U和Winograd域激活值矩阵V的点积操作，获得Winograd域点积结果矩阵M，公式表达为M＝U⊙V，其中，U是Winograd域权重矩阵，V是Winograd域激活值矩阵；所述的点乘模块9以实现数据位宽可配置的点积，有8位乘法器和16位乘法器两个工作模式，分别对应进行8bit和16bit两种数据位宽的运算，实现8*8bit和16*16bit的定点乘法运算。其中，1如图3所示，所述的8位乘法器包括依次连接的第一选通单元14、第一取反单元15、第一移位单元16、第一累加单元17、第二选通单元18、第二取反单元19和第三选通单元20，其中，第一选通单元14分别接收：权重转换模块7和激活值矩阵转换模块8的数据信息以及权重转换模块7的符号控制信号；第一取反单元15接收第一选通单元14的数据信息，对接收的数据进行取反；第一移位单元16接收第一取反单元15的数据信息，以及接收第一选通单元14的符号位信息，根据符号信息对接收的数据进行移位；第一累加单元17接收第一移位单元16的数据信息，对接收的数据进行累加；第二选通单元18接收第一累加单元17的数据信息和第一选通单元14的符号位信息，并传送给第二取反单元19；第二取反单元19接收第二选通单元18的数据信息，对接收的数据进行取反；第三选通单元20分别接收第二取反单元19和第一累加单元17的数据信息，并输出。8位乘法器具体操作：根据两个乘数的符号位，相异或得到结果的符号位，并且根据符号位判断正负，若为负数则提出符号位，将后七位数取反加1；若为正数，则后七位数保持不变。判断正负后的乘数A1分别判断乘数B1每个二进制位是否为1，若为1则对应中间值为乘数A1后七位左移相应的位置，若为0则对应中间值为8位的0。判断完乘数B1的后七位后，将所有中间值相加得到相乘的结果H2，然后根据结果符号位决定是否需要将其取反加1，若结果符号位1则将相乘的结果H2取反加1，若结果符号位为0则保持不变，得到相乘结果H3，最后在相乘结果H3的第八位取结果符号位，得到最终的结果。无符号8位乘则无需考虑符号位，将根据乘数B1的8位数据移位相加得到结果。2如图4所示，所述的16位乘法器包括依次连接的第四选通单元21、第三取反单元22、8位乘法器23、第二移位单元24、第二累加单元25、第五选通单元26、第四取反单元27和第六选通单元28，其中，第四选通单元21分别接收：权重转换模块7和激活值矩阵转换模块8的数据信息以及权重转换模块7的符号控制信号；第三取反单元22接收第四选通单元21的数据信息，对接收的数据进行取反；8位乘法器23进行8bit数据位宽的运算，实现8*8bit的定点乘法运算；第二移位单元24接收8位乘法器23的数据信息，对接收的数据进行移位；第二累加单元25接收第二移位单元24的数据信息，对接收的数据进行累加；第五选通单元26接收第二累加单元25的数据信息和第四选通单元21的符号位信息，并传送给第四取反单元27；第四取反单元27接收第五选通单元26的数据信息，对接收的数据进行取反；第六选通单元28接收第四取反单元27的数据信息，并输出。16位乘法器是通过4个8位乘法器装置实现得到的，其中所用8位乘法器的选通信号为0，即无符号乘法器。首先，根据两个16位乘数的符号位判断正负，若为正则保持不变，若为负则取反加1；其次将判断后的16位数分为高8位数与低8位数，然后对应相乘；之后将两个高8位数相乘的结果左移16位，分别将乘数D高8位乘数E低8位相乘的结果、乘数D低8位乘数E高8位相乘的结果相加之后左移8位，将移位后的结果加上乘数A低8位与乘数B低8位相乘得到相乘结果L；最后，根据结果符号位决定是否需要取反加1，若相乘结果L符号为1则将相乘的结果取反加1，若相乘结果L符号位为0则保持不变，最后在相乘结果L首位取符号位的值得到最后输出结果。10结果矩阵转换模块10，接收点乘模块9传输的待运算数据，用于实现点积结果矩阵从Winograd域到时域的转换，得到转换后的时域点积结果矩阵F；所述的结果矩阵转换模块10是通过Winograd域点积结果矩阵M行列向量移位加减操作执行针对Winograd域点积结果矩阵M的转换操作F＝ATMA，其中，M是Winograd域点积结果矩阵，A是Winograd域点积结果矩阵M的转换辅助矩阵，F是时域点积结果矩阵；具体操作：将Winograd域点积结果矩阵M的第一、二、三行相加的向量结果作为临时矩阵C3的第一行，其中C3＝ATM；将Winograd域点积结果矩阵M的第二、三、四行相加的向量结果作为临时矩阵C3的第二行；将临时矩阵C3的第一、二、三列相加的向量结果作为转换后的时域点积结果矩阵F的第一列；将临时矩阵C3的第二、三、四列相加的向量结果作为转换后的时域点积结果矩阵F的第二列，最后得到时域点积结果矩阵F。11累加模块11，接收结果矩阵转换模块10传输的待运算数据，通过将接收的数据累加，得到最终的卷积结果，一个2*2大小的结果矩阵；12池化模块12，接收累加模块11传输的待运算数据，将最终的卷积结果阵进行池化；可采用不同的池化方法，包括求最大值法、求平均值法、求最小值法，对输入的神经元进行池化操作。由于Winograd卷积F2*2,3*3最后输出的结果矩阵为2*2大小，则可以直接进行2*2的池化操作，通过三次大小对比得到池化结果：第一次是结果矩阵第一行的两个数进行对比，第二次是第二行的两个数进行对比，第三次是将前两次对比的结果进行对比，得到该结果矩阵的最大池化结果。13激活模块13，接收池化模块12传输的待运算数据，将池化结果进行Relu激活函数处理，得到激活后的结果，传输到输出缓存模块3。

权利要求：1.一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，包括：激活值缓存模块1、权重缓存模块2、输出缓存模块3、控制器4、权重预处理模块5、激活值预处理模块6、权重转换模块7、激活值矩阵转换模块8、点乘模块9、结果矩阵转换模块10、累加模块11、池化模块12和激活模块13，其中，激活值缓存模块1，用于存储输入像素值或输入特征图值，与控制器4相连，为激活值预处理模块6提供激活值数据；权重缓存模块2，用于存储已训练好的权值，与控制器4相连，为权重预处理模块5提供权重数据；输出缓存模块3，用于存储一次卷积层结果，与控制器4相连，当激活模块13输出数据完成后，将数据传入输出缓存模块3，用于下一层卷积；控制器4，根据计算过程控制待处理的激活值数据、权重数据、和卷积层数据的传输；权重预处理模块5，接收权重缓存模块2传输的待运算数据，用于划分卷积核，得到时域权重矩阵K；激活值预处理模块6，接收激活值缓存模块1传输的待运算数据，用于从激活值缓存模块1取出激活值，用于划分激活值，得到时域激活值矩阵I；权重转换模块7，接收权重预处理模块5传输的待运算数据，用于实现权重数据从时域转换为Winograd域，得到Winograd域权重矩阵U；激活值矩阵转换模块8，接收激活值预处理模块6传输的待运算数据，用于实现激活值从时域转换为Winograd域，得到Winograd域激活值矩阵V；点乘模块9，分别接收权重转换模块7和激活值矩阵转换模块8传输的待运算数据，用于实现Winograd域激活值矩阵与Winograd域权重矩阵的点积操作，得到Winograd域点积结果矩阵M；结果矩阵转换模块10，接收点乘模块9传输的待运算数据，用于实现点积结果矩阵从Winograd域到时域的转换，得到转换后的时域点积结果矩阵F；累加模块11，接收结果矩阵转换模块10传输的待运算数据，通过将接收的数据累加，得到最终的卷积结果；池化模块12，接收累加模块11传输的待运算数据，将最终的卷积结果阵进行池化；激活模块13，接收池化模块12传输的待运算数据，将池化结果进行Relu激活函数处理，得到激活后的结果，传输到输出缓存模块3。2.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的权重预处理模块5包括：1将一个大小为5*5的卷积核通过补零，扩展成6*6的卷积矩阵；2将6*6的卷积矩阵划分为四个3*3的卷积核；具体划分如下所示，其中Kinput表示一个5*5的权重矩阵，下侧分别是4个对应的划分后的时域待处理权重矩阵K1、K2、K3、K4。在计算U＝GKGT中，K值依次为K1、K2、K3、K4：3.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的激活值预处理模块6是将6*6大小的激活值矩阵划分为重叠的4个4*4大小的矩阵。划分如下所示，其中Iinput表示一个5*5的权重矩阵，下侧分别是划分后的大小为4*4的时域待处理激活值矩阵I1、I2、I3、I4。在计算V＝BTIB中，I值依次为I1、I2、I3、I4：4.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的权重转换模块7，是通过行列向量相加减完成计算中的矩阵乘，从而执行Winograd卷积中针对权重矩阵的转换，得到Winograd域权重矩阵U＝[GKGT]其中，K表示时域权重矩阵、G是权重转换辅助矩阵、U是Winograd域权重矩阵；具体操作：将权重矩阵K的第一行向量作为临时矩阵C2的第一行，其中临时矩阵C2＝GTK；将权重矩阵K中的整数右移补0、负数右移补1完成除二；当权值为正值时，权值右移，权值左边补0；当权值为负时，权值右移，权值左边补1；将权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为临时矩阵C2的第二行；将权重矩阵K的第一、二、三行元素相加之后再右移一位之后的向量结果作为临时矩阵C2的第三行；将权重矩阵K的第三行向量作为临时矩阵C2的第四行；将临时矩阵C2第一列向量作为Winograd域权重矩阵U的第一列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第二列；将临时矩阵C2的第一、二、三列相加之后再右移一位之后的向量结果作为Winograd域权重矩阵U的第三列；将临时矩阵C2的第三列向量作为Winograd域权重矩阵U的第四列，最后得到Winograd域权重矩阵U。5.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的激活值矩阵转换模块8，是通过行列向量相加减，完成计算中的矩阵乘，从而执行Winograd卷积中针对时域激活值矩阵的转换操作，得到矩阵V＝[BTIB]其中，I是时域激活值矩阵、B是激活值转换辅助矩阵、V是Winograd域激活值矩阵；具体操作：将时域激活值矩阵I的第一行减第三行的向量差值作为临时矩阵C1的第一行，其中临时矩阵C1＝BTI；将时域激活值矩阵I的第二行与第三行相加的结果作为临时矩阵C1的第二行；将时域激活值矩阵I的第三行减第二行的向量差值作为临时矩阵C1的第三行；将时域激活值矩阵I的第二行减第四行的向量差值作为临时矩阵C1的第四行；将临时矩阵C1的第一列减第三列的向量差值作为Winograd域激活值矩阵V的第一列；将临时矩阵C1的第二列与第三列相加的结果作为Winograd域激活值矩阵V的第二列；将临时矩阵C1的第三列减第二列的向量差值作为Winograd域激活值矩阵V的第三列；将临时矩阵C1的第二列减第四列的向量差值作为Winograd域激活值矩阵V的第四列，最后得到Winograd域激活值矩阵V。6.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的点乘模块9是通过执行Winograd域权重矩阵U和Winograd域激活值矩阵V的点积操作，获得Winograd域点积结果矩阵M，公式表达为M＝U⊙V，其中，U是Winograd域权重矩阵，V是Winograd域激活值矩阵；所述的点乘模块9以实现数据位宽可配置的点积，有8位乘法器和16位乘法器两个工作模式，分别对应进行8bit和16bit两种数据位宽的运算，实现8*8bit和16*16bit的定点乘法运算。7.根据权利要求6所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的8位乘法器包括依次连接的第一选通单元14、第一取反单元15、第一移位单元16、第一累加单元17、第二选通单元18、第二取反单元19和第三选通单元20，其中，第一选通单元14分别接收：权重转换模块7和激活值矩阵转换模块8的数据信息以及权重转换模块7的符号控制信号；第一取反单元15接收第一选通单元14的数据信息，对接收的数据进行取反；第一移位单元16接收第一取反单元15的数据信息，以及接收第一选通单元14的符号位信息，根据符号信息对接收的数据进行移位；第一累加单元17接收第一移位单元16的数据信息，对接收的数据进行累加；第二选通单元18接收第一累加单元17的数据信息和第一选通单元14的符号位信息，并传送给第二取反单元19；第二取反单元19接收第二选通单元18的数据信息，对接收的数据进行取反；第三选通单元20分别接收第二取反单元19和第一累加单元17的数据信息，并输出。8.根据权利要求6所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的16位乘法器包括依次连接的第四选通单元21、第三取反单元22、8位乘法器23、第二移位单元24、第二累加单元25、第五选通单元26、第四取反单元27和第六选通单元28，其中，第四选通单元21分别接收：权重转换模块7和激活值矩阵转换模块8的数据信息以及权重转换模块7的符号控制信号；第三取反单元22接收第四选通单元21的数据信息，对接收的数据进行取反；8位乘法器23进行8bit数据位宽的运算，实现8*8bit的定点乘法运算；第二移位单元24接收8位乘法器23的数据信息，对接收的数据进行移位；第二累加单元25接收第二移位单元24的数据信息，对接收的数据进行累加；第五选通单元26接收第二累加单元25的数据信息和第四选通单元21的符号位信息，并传送给第四取反单元27；第四取反单元27接收第五选通单元26的数据信息，对接收的数据进行取反；第六选通单元28接收第四取反单元27的数据信息，并输出。9.根据权利要求1所述的一种基于Winograd的可配置卷积阵列加速器结构，其特征在于，所述的结果矩阵转换模块10是通过Winograd域点积结果矩阵M行列向量移位加减操作执行针对Winograd域点积结果矩阵M的转换操作F＝ATMA，其中，M是Winograd域点积结果矩阵，A是Winograd域点积结果矩阵M的换辅助矩阵，F是时域点积结果矩阵；具体操作：将Winograd域点积结果矩阵M的第一、二、三行相加的向量结果作为临时矩阵C3的第一行，其中临时矩阵C3＝ATM；将点Winograd域点积结果矩阵M的第二、三、四行相加的向量结果作为临时矩阵C3的第二行；将临时矩阵C3的第一、二、三列相加的向量结果作为转换后的时域点积结果矩阵F的第一列；将临时矩阵C3的第二、三、四列相加的向量结果作为转换后的时域点积结果矩阵F的第二列，最后得到转换后的时域点积结果矩阵F。

百度查询： 天津大学 一种基于Winograd的可配置卷积阵列加速器结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD