申请/专利权人：华南理工大学

申请日：2023-08-02

公开（公告）日：2023-09-05

公开（公告）号：CN116702678A

主分类号：G06F30/367

分类号：G06F30/367;G06N3/006;G06N3/0499;G06F111/06

优先权：

专利状态码：有效-授权

法律状态：2024.01.30#授权;2023.09.22#实质审查的生效;2023.09.05#公开

摘要：本发明公开了一种融合深度学习和群智能算法的DTCO优化方法，属于芯片研发中工艺设计协同优化的技术领域，利用该方法可以构建出更强大的DTCO替代模型，以便快速评估芯片的性能和优化设计参数，具有模型优化效率高、准确性好的特点；包括如下步骤：S1获取器件在电路仿真中的常用属性，创建器件模型初始数据集，进行标记编码和预处理后得器件模型预处理数据集；S2创建SpiceModel初始替代模型；S3利用器件模型预处理数据集训练SpiceModel初始替代模型，得到准确表征半导体器件模型；S4将SpiceModel初始替代模型进行封装得到Verilog‑A替代模型，替换电路中的所有基于工艺库的器件模型；S5对电路网表再次进行仿真，基于群智能算法针对目标性能进行参数调优，多轮迭代。

主权项：1.一种融合深度学习和群智能算法的DTCO优化方法，其特征在于，包括如下步骤：S1、根据器件特性进行仿真，获取器件在电路仿真中的常用属性，创建器件模型初始数据集，对器件模型初始数据集进行标记编码和预处理后得器件模型预处理数据集；S2、创建SpiceModel初始替代模型，并对深层神经网络的隐藏层进行残差连接和多尺度融合处理；S3、利用器件模型预处理数据集训练SpiceModel初始替代模型，得到准确表征半导体器件模型，对准确表征半导体器件模型的输出数据进行解码和电学特性测试；S4、将SpiceModel初始替代模型进行封装得到数据可外推的Verilog-A替代模型，提取电路IP的电路网表，替换电路中的所有基于工艺库的器件模型；S5、根据步骤S4中对完成工艺库器件模型替换的电路网表再次进行仿真，基于群智能算法针对目标性能进行参数调优，多轮迭代后得到优化的电路性能的器件参数组。

全文数据：

权利要求：

百度查询： 华南理工大学 一种融合深度学习和群智能算法的DTCO优化方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD