申请/专利权人：紫光同芯微电子有限公司

申请日：2019-11-18

公开（公告）日：2023-11-14

公开（公告）号：CN111835373B

主分类号：H04B1/40

分类号：H04B1/40

优先权：

专利状态码：有效-授权

法律状态：2023.11.14#授权;2020.12.11#实质审查的生效;2020.10.27#公开

摘要：本发明提供一种新型SWP接口电路，所述SWP接口电路包括静电防护电路、接收电路和发射电路，所述静电防护电路连接所述接收电路，所述接收电路连接所述发射电路；该新型SWP接口电路中，引入第五NMOS晶体管、第六NMOS晶体管和第二放大器，使得第三NMOS晶体管和第四NMOS晶体管的源漏电压相同，有效的减小了第三NMOS晶体管和第四NMOS晶体管镜像电流的失配，有效地减小新型SWP接口电路的静态功耗，且该新型SWP接口电路结构简单，易于集成，输出电压稳定。

主权项：1.一种新型SWP接口电路，其特征在于，所述SWP接口电路包括静电防护电路、接收电路和发射电路；所述静电防护电路包括第一二极管和第二二极管；第一二极管的正极连接所述SWP接口电路的输入输出端，第一二极管的负极连接电源端VDD，第二二极管的负极连接所述SWP接口电路的输入输出端，第二二极管的正极连接地端VSS；所述接收电路包括第一电容器、第一电阻器、第一施密特触发器、第一反向器和第二反向器；第一电阻器的一端接所述SWP接口电路的输入输出端，第一电阻器的另一端、第一电容器的一端与第一施密特触发器的输入端相连接，第一电容器的另一端接地端VSS，第一施密特触发器的输出端与第一反向器的输入端相连接，第一反向器的输出端与第二反向器的输入端相连接，第二反向器的输出端为所述SWP接口电路的输出端，第一施密特触发器的电源端、第一反向器的电源端、第二反向器的电源端与电源端VDD相连接，第一施密特触发器的地端、第一反向器的地端、第二反向器的地端与地端VSS相连接；所述发射电路包括第一参考电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第一放大器、第二放大器和第三反向器；第一参考电流源的一端与电源端VDD相连接，第一参考电流源的另一端、第一NMOS晶体管的栅端和漏端与第一放大器的正输入端相连接，第一放大器的负输入端、第二NMOS晶体管的栅端和漏端与第一PMOS晶体管的漏端相连接，第一PMOS晶体管的栅端、第二PMOS晶体管的栅端和漏端与第五NMOS晶体管的漏端相连接，第五NMOS晶体管的栅端、第六NMOS晶体管的栅端与第二放大器的输出端相连接，第五NMOS晶体管的源端、第二放大器的正输入端与第三NMOS晶体管的漏端相连接，第三NMOS晶体管的栅端、第一放大器的输出端、第四NMOS晶体管的栅端与第七NMOS晶体管的漏端相连接，第四NMOS晶体管的漏端、第二放大器的负输入端与第六NMOS晶体管的源端相连接，第六NMOS晶体管的漏端与输入输出端相连接，第七NMOS晶体管的栅端与第三反向器的输出端相连接，第三反向器的输入端与电流域的数字调制信号相连接，第一NMOS晶体管的源端和衬底、第七NMOS晶体管的源端和衬底、第三NMOS晶体管的源端和衬底、第四NMOS晶体管的源端和衬底、第五NMOS晶体管的衬底、第六NMOS晶体管的衬底、第一放大器的地端、第二放大器的地端、第三反向器的地端与地端VSS相连接，第一PMOS晶体管的源端和衬底、第二PMOS晶体管的源端和衬底、第一放大器的电源端、第二放大器的电源端、第三反向器的电源端与电源端VDD相连接。

全文数据：

权利要求：

百度查询： 紫光同芯微电子有限公司 一种新型SWP接口电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD