申请/专利权人：中国地质大学(武汉)

申请日：2023-08-30

公开（公告）日：2023-11-28

公开（公告）号：CN117131913A

主分类号：G06N3/063

分类号：G06N3/063;G06F17/11;G06F17/10

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.12.15#实质审查的生效;2023.11.28#公开

摘要：本申请提供了一种基于反向互补忆阻突触阵列的BAM神经网络电路，包括：所述BAM神经网络电路为双层神经网络电路，所述双层神经网络电路包括两个神经网络电路，所述神经网络电路包括：输入模块电路、忆阻突触电路以及激活模块电路；所述输入模块电路电连接所述忆阻突触电路，所述忆阻突触电路电连接所述激活模块电路。通过输入模块电路以及忆阻突触电路构建了反向互补式忆阻突触阵列，反向互补式忆阻突触阵列可以实现并行的权重编程，实现了双向联想记忆神经网络电路的并行权重编程与并行计算。

主权项：1.一种基于反向互补忆阻突触阵列的BAM神经网络电路，其特征在于，所述BAM神经网络电路由两个结构相同的神经网络电路组成，记为x层神经网络电路以及y层神经网络电路；所述BAM神经网络电路有m个输入和m个输出；所述x层神经网络电路和所述y层神经网络电路分别包括：2m2个忆阻器M1、M2、M3、M4、……M2m2；m2个PMOS管Q1、Q2、Q3、Q4、……Qm2；8m个电阻R1、R2、R3、R4、……R8m；2m个运算放大器U1、U2、U3、U4、……U2m；2m个二极管D1、D2、D3、D4、……D2m以及2m个乘法器A1、A2、A3、A4、……A2m；所述x层神经网络电路包括：m个PMOS管：Qx1、Qx2、Qx3、……Qxm、输入模块电路、忆阻突触电路以及激活模块电路；所述y层神经网络电路包括：m个PMOS管：Qy1、Qy2、Qy3、……Qym、所述输入模块电路、所述忆阻突触电路以及所述激活模块电路；所述输入模块电路包括：特征向量输入控制模块以及输入模式选择模块；所述x层神经网络电路的特征向量输入控制模块的m个特征向量输入x1、x2、x3、……xm通过对应PMOS管Qx1、Qx2、Qx3、……Qxm的S极连接所述x层神经网络电路的忆阻突触电路；所述y层神经网络电路的特征向量输入控制模块的m个特征向量输入y1、y2、y3、……ym通过对应PMOS管Qy1、Qy2、Qy3、……Qym的S极连接所述y层神经网络电路的忆阻突触电路；所述忆阻突触电路由m个忆阻神经元电路组成；所述各个所述忆阻神经元电路结构相同，所述忆阻突触电路的第一忆阻神经元电路包括：2i个所述忆阻器M1、M2、……M2i、第一电阻器R1、第二电阻器R2、第三电阻器R3、第四电阻器R4、第五电阻器R5、第六电阻器R6以及第一运算放大器U1；所述第一忆阻神经元电路的i个所述忆阻器M1、M3、……M2i-1的正向端连接电压的输入端，反向端连接所述第一电阻器R1以及所述第三电阻器R3；所述第一忆阻神经元电路的i个所述忆阻器M2、M4、……M2i的反向端连接所述电压的输入端，正向端连接所述第二电阻器R2以及所述第四电阻器R4；所述第一电阻器R1的另一端以及第二电阻器R2的另一端接地；所述第三电阻器R3的另一端以及第五电阻器R5的一端连接所述第一运算放大器U1的正向输入端，所述第五电阻器R5的另一端接地；所述第四电阻器R4的另一端以及所述第六电阻器R6的一端连接所述第一运算放大器U1的反向输入端，所述第六电阻器R6的另一端连接所述第一运算放大器U1的输出端；所述单层神经网络电路的m个相邻的忆阻神经元电路对应i行的输入端Vin_1、……Vin_i通过PMOS管连接，PMOS管的S极接左侧的忆阻神经元电路对应行的电压输入，D极接右侧的忆阻神经元电路对应行的电压输入端；所述激活模块电路由m个子激活模块电路组成，所述各个子激活模块电路结构相同，所述激活模块电路的第一子激活模块电路包括：第一二级管D1、第二二级管D2、第一乘法器A1、第二乘法器A2、第七电阻器R7、第八电阻器R8以及第二运算放大器U2；所述第一二级管D1的正极连接所述第一子激活模块电路的输入端，负极连接电压电源；所述第二二级管D2的负极连接所述第一子激活模块电路的输入端，正极连接电压电源；所述第一乘法器A1的X端以及第一乘法器A1的Y端连接第一子激活模块电路的输入端，输出端连接所述第二乘法器A2的X端；所述第二乘法器A2的Y端连接所述第一子激活模块电路的输入端，输出端连接第七电阻器R7的一端；所述第七电阻器R7的另一端以及所述第八电阻器R8的一端连接所述第二运算放大器U2的正向输入端，所述第八电阻器R8的另一端连接所述第二运算放大器U2的输出端；所述第二运算放大器U2的反向输入端连接所述第一子激活模块电路的输入端；所述神经网络电路的忆阻突触电路的m个忆阻神经元电路的m个输出端分别连接所述神经网络电路的m个子激活模块电路的m个输入端；所述x层神经网络电路的激活模块电路的m个输出端连接所述y层神经网络电路的m个PMOS管；所述y层神经网络电路的激活模块电路的m个输出端连接所述x层神经网络电路的m个PMOS管Qx1、Qx2、Qx3、……Qxm的S极。

全文数据：

权利要求：

百度查询： 中国地质大学(武汉) 一种基于反向互补忆阻突触阵列的BAM神经网络电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD