申请/专利权人：上海创景信息科技有限公司

申请日：2023-11-08

公开（公告）日：2024-01-02

公开（公告）号：CN117331703A

主分类号：G06F9/50

分类号：G06F9/50;G06F13/40;G06F13/42

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.01.19#实质审查的生效;2024.01.02#公开

摘要：本发明提供了一种支持多CPU实时仿真目标机的动态可配置背板实现方法及系统，包括：步骤S1：根据不同功能的总线功能生成相应的VHDLverilog语言；步骤S2：基于生成的VHDLverilog语言生成bit文件；步骤S3：将生成的bit文件通过以太网络传输给背板CPU；步骤S4：背板CPU将基于接收到的bit文件动态配置背板FPGA，并启动背板FPGA的逻辑功能。

主权项：1.一种支持多CPU实时仿真目标机的动态可配置背板实现方法，其特征在于，包括：步骤S1：根据不同功能的总线功能生成相应的VHDL或verilog语言；步骤S2：基于生成的VHDL或verilog语言生成bit文件；步骤S3：将生成的bit文件通过以太网络传输给背板CPU；步骤S4：背板CPU将基于接收到的bit文件动态配置背板FPGA，并启动背板FPGA的逻辑功能；所述步骤S1采用：利用FPGA功能逻辑动态可配置的特性，根据不同CPU的总线功能，对FPGA进行相应功能的逻辑编程生成相应的VHDL或verilog语言；所述步骤S2采用：利用集成的FPGA编译综合工具将VHDL或verilog语言生成bit文件；所述bit文件包括：vivado综合工具、vivado执行工具有以及vivadobit生成器；所述步骤S4包括：支持1通路背板CPU接口，支持动态配置LocalBus、PCI、PCIE或SRIO总线以及LocalBus或PCI及PICE或SRIO的组合；支持8通路的背板外设接口，支持动态配置LocalBus、PCI、PCIE或SRIO总线以及LocalBus或PCI及PICE或SRIO的组合；或，支持背板外设接口动态配置包括SPI、IIC、GPIO或TTL通用接口。

全文数据：

权利要求：

百度查询： 上海创景信息科技有限公司 支持多CPU实时仿真目标机的动态可配置背板实现方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD