申请/专利权人：马维尔亚洲私人有限公司

申请日：2018-09-10

公开（公告）日：2024-01-09

公开（公告）号：CN117375608A

主分类号：H03L7/23

分类号：H03L7/23;H03L7/08;G06F1/06;H04L7/00;H03L7/197;G06G1/06;H04L1/00;H04L27/227;G06F1/10;H03M9/00;H04J3/06

优先权：["20170929 US 15/721,334"]

专利状态码：在审-实质审查的生效

法律状态：2024.01.26#实质审查的生效;2024.01.09#公开

摘要：本公开涉及具有逐通道数据速率独立性的串行器解串器SERDES通道。一种电路和方法使得物理层设备PHY的多个串行器解串器SerDes数据通道能够跨从一个通道到另一个通道独立的多种多样的数据速率进行操作。多个SerDes数据通道可以以彼此独立的数据速率操作。单个低频率时钟被输入到PHY。单个低频率时钟的频率经由PHY上的公共整数‑N锁相环PLL被增大，以产生较高频率的时钟。每个SerDes数据通道作为采用该较高频率的时钟的分数‑NPLL独立地操作。公共整数N‑PLL的使用使得能够通过以下来抑制分数‑NPLL的调制噪声，从而避免使用高风险的噪声消除技术：将调制噪声移至调制噪声的水平在其中被滤波的较高频率。

主权项：1.一种方法，包括：调制包括在分数Nfrac-N锁相环PLL中的分频器的分频值，所述frac-NPLL包括在串行器解串器Serdes通道中，所述Serdes通道耦合到具有倍增因子的整数PLL；以及抑制通过调制分频器的分频值而引入的量化噪声的一部分，所述抑制基于所述整数PLL的所述倍增因子。

全文数据：

权利要求：

百度查询： 马维尔亚洲私人有限公司 具有逐通道数据速率独立性的串行器/解串器（SERDES）通道

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD