申请/专利权人：河南城建学院

申请日：2018-07-27

公开（公告）日：2024-02-20

公开（公告）号：CN108880238B

主分类号：H02M3/155

分类号：H02M3/155

优先权：

专利状态码：有效-授权

法律状态：2024.02.20#授权;2018.12.18#实质审查的生效;2018.11.23#公开

摘要：一种JFET型自激式交错并联Sepic变换器，包括电感L1、电感L2、可在栅源极电压为0时导通的N型JFET管J1、可在栅源极电压为0时导通的N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，所述驱动支路1中，当可在栅源极电压为0时导通的N型JFET管J2导通时，其端口a1产生负电压关断可在栅源极电压为0时导通的N型JFET管J1；所述驱动支路2中，当可在栅源极电压为0时导通的N型JFET管J1导通时，其端口a2产生负电压关断可在栅源极电压为0时导通的N型JFET管J2。本发明具有低输入电压启动、宽输入电压范围工作和高效率的特点。

主权项：1.一种JFET型自激式交错并联Sepic变换器，其特征在于：所述JFET型自激式交错并联Sepic变换器包括电感L1、电感L2、可在栅源极电压为0时导通的N型JFET管J1、可在栅源极电压为0时导通的N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路1具有端口a1、端口b1和端口c1，驱动支路2具有端口a2、端口b2和端口c2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与可在栅源极电压为0时导通的N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D3的阳极、二极管D4的阳极、驱动支路1的端口b1、驱动支路2的端口b2、可在栅源极电压为0时导通的N型JFET管J1的源极、可在栅源极电压为0时导通的N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与可在栅源极电压为0时导通的N型JFET管J2的漏极、驱动支路1的端口c1和电容C2的一端相连，电容C2的另一端同时与二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，可在栅源极电压为0时导通的N型JFET管J1的栅极与驱动支路1的端口a1相连，可在栅源极电压为0时导通的N型JFET管J2的栅极与驱动支路2的端口a2相连；所述驱动支路1包括稳压管Za1、电阻Ra1和电容Ca1，驱动支路1的端口a1同时与稳压管Za1的阳极和电阻Ra1的一端相连，电阻Ra1的另一端与电容Ca1的一端相连，电容Ca1的另一端与驱动支路1的端口c1相连，稳压管Za1的阴极与驱动支路1的端口b1相连；所述驱动支路2包括稳压管Za2、电阻Ra2和电容Ca2，驱动支路2的端口a2同时与稳压管Za2的阳极和电阻Ra2的一端相连，电阻Ra2的另一端与电容Ca2的一端相连，电容Ca2的另一端与驱动支路2的端口c2相连，稳压管Za2的阴极与驱动支路2的端口b2相连；稳态时，连续导通模式的工作状态的2个阶段：1可在栅源极电压为0时导通的N型JFET管J1导通，可在栅源极电压为0时导通的N型JFET管J2截止，可在栅源极电压为0时导通的N型JFET管J2的栅极电压为负，可在栅源极电压为0时导通的N型JFET管J1的栅极电压约为零；2可在栅源极电压为0时导通的N型JFET管J1截止，可在栅源极电压为0时导通的N型JFET管J2导通，可在栅源极电压为0时导通的N型JFET管J2的栅极电压约为零，可在栅源极电压为0时导通的N型JFET管J1的栅极电压为负。

全文数据：JFET型自激式交错并联Sepic变换器技术领域[0001]本发明涉及交错并联Sepic变换器，尤其是一种适用于低电压输入的交错并联Sepic变换器，可应用于LED驱动、能量收集、辅助电源等场合。背景技术[0002]和他激式Sepic变换器相比，自激式交错并联Sepic变换器具有输入输出电流纹波小、易于启动、易于扩容、成本低等优点。增强型MOSFET和BJT是常见的半导体器件，都可用于构建自激式交错并联Sepic变换器。当应用于低电压输入的场合时，增强型MOSFET因其栅源极阈值电压较高而不适用。基极-发射极导通电压较低的BJT虽适用，但是它的驱动和导通损耗均较大。发明内容[0003]为了克服现有BJT在构建低电压输入的交错并联Sepic变换器时存在损耗较大的不足，本发明提供一种JFET型自激式交错并联Sepic变换器，目的在于同时实现低输入电压启动、宽输入电压范围工作和高效率。[0004]本发明解决其技术问题所采用的技术方案是：[0005]—种JFET型自激式交错并联Sepic变换器，包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2,直流电源Vi的正端同时与电感LI的一端和电感L2的一端相连，电感LI的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D3的阳极、二极管D4的阳极、驱动支路1的端口bl、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口cl和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口dl、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口al相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。[0006]进一步，所述驱动支路1中，当N型JFET管J2导通时，其端口al和端口bl之间产生负电压关断N型JFET管J1;所述驱动支路2中，当N型JFET管J1导通时，其端口a2和端口b2之间产生负电压关断N型JFET管J2。[0007]所述N型JFET管J1和N型JFET管J2都可采用耗尽型MOSFET管代替。[0008]作为驱动支路j的一种优选方案，驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口Cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。[0009]进一步，驱动支路j还包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连。[0010]更进一步，驱动支路还包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口aj相连，二极管Dcj的阴极与电阻Rcj的一端相连，电阻RCj的另一端与电容Caj的一端相连。[0011]作为驱动支路j的另一种优选方案，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。[0012]进一步，驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连。[0013]更进一步，驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连。[0014]本发明的技术构思为：和增强型M0SFET相比，JFET可在栅源极电压为0时导通。和BJT相比，电压驱动型的JFET具有更低的驱动和导通损耗，也更易于集成。综上所述，JFET兼具增强型M0SFET和BJT的优点，适用于构建低电压输入的交错并联Sepic变换器。_5]采用JFET管构建自激式交错并联Sepic变换器，重点构造与JFET管X作性能匹配的可产生负电压的驱动支路，驱动支路包括稳压管、电阻、电容等基本元器件。[0016]本发明的有益效果主要表现在:所述JFET型自激式交错并联Sepic变换器具有低输入电压启动、宽输入电压范围工作和高效率的特点。附图说明[0017]图1是本发明的电路图。[0018]图2是适用于本发明的第一种驱动支路方案的电路图。[0019]图3是实施1的仿真波形图。[0020]图4是适用于本发明的第二种驱动支路方案的电路图。[0021]图5是适用于本发明的第三种驱动支路方案的电路图。[0022]图6是适用于本发明的第四种驱动支路方案的电路图。[0023]图7是实施例4的仿真波形图。[0024]图8是适用于本发明的第五种驱动支路方案的电路图。[0025]图9是适用于本发明的第六种驱动支路方案的电路图。具体实施方式[0026]下面结合附图对本发明作进一步描述。[0027]实施例1[0028]参考图1和图2，一种JFET型自激式交错并联Sepic变换器，包括电感LI、电感L2、N型JFET管J1、N型JFET管J2、电容Cl、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2，驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D3的阳极、二极管D4的阳极、驱动支路1的端口b1、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口cl和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口dl、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口al相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。[0029]所述驱动支路1中，当N型JFET管J2导通时，其端口al和端口bl之间产生负电压关断N型JFET管J1;所述驱动支路2中，当N型JFET管J1导通时，其端口a2和端口b2之间产生负电压关断N型JFET管J2。[0030]驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。[0031]实施例1利用其内部的不一致性产生所需的振荡，可在低输入电压条件下完成启动。当其处于稳态时，连续导通模式的工作状态可分为以下2个阶段。（1J1导通，D1截止，D3导通，L1和L3充磁，电感电流iLl增加;J2截止，D2导通，D4导通，L2和L4放磁，电感电流iL2减小;Za2反向导通，Ca2通过Za2和Ra2放电，J2的栅极电压va2为负;Zal正向导通，Cal通过Ral和Zal充电，J1的栅极电压val约为零。（2J1截止，D1导通，D3导通，L1和L3放磁，电感电流iLl减小;J2导通，D2截止，D4导通，L2和L4充磁，电感电流iL2增加;Za2正向导通，Ca2通过Za2和Ra2充电，J2的栅极电压va2约为零;Zal反向导通，Cal通过Zal和Ral放电，J1的栅极电压val为负。以上2个阶段交替出现，周而复始。[0032]图3是实施例1的仿真波形图。由图3可知实施例1的工作状态，J1和J2交错导通和截止，输出电压Vo0。[0033]实施例2[0034]参考图1和图4,一种JFET型自激式交错并联S印ic变换器，驱动支路j包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连，j的取值范围为1至2。[0035]实施例2的其余结构和实施例1相同。[0036]除了实施例2中Caj的充电速度快于实施例1中Caj的充电速度，实施例2的工作原理也与实施例1相似。[0037]实施例3[0038]参考图1和图5,一种JFET型自激式交错并联Sepic变换器，驱动支路j包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口a相连，二极管Dcj的阴极与电阻RcJ•的一端相连，电阻Rcj的另一端与电容Caj的一端相连〇•的取值范围为1至2。[0039]实施例3的其余结构和实施例1相同。[0040]除了实施例3中Caj的放电速度快于实施例1中Caj的放电速度，实施例3的工作原理也与实施例1相似。[0041]实施例4[0042]参考图1和图6，一种JFET型自激式交错并联Sepic变换器，驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容cdj的另一端与驱动支路j的端口f相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。[0043]实施例4的其余结构和实施例1相同，工作原理也与实施例1相似。[0044]图7是实施例4的仿真波形图。由图7可知实施例4的工作状态，J1和J2交替导通和截止，输出电压Vo0。[0045]实施例5[0046]参考图1和图8，一种JFET型自激式交错并联Sepic变换器，驱动支路j包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口aj相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连，j的取值范围为1至2。[0047]实施例5的其余结构和实施例4相同。[0048]除了实施例5中Cdj的充电速度快于实施例4中Cdj的充电速度，实施例5的工作原理也与实施例4相似。[0049]实施例6[0050]参考图1和图9，一种JFET型自激式交错并联Sepic变换器，驱动支路j包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容的一端相连，j的取值范围为1至2。[0051]实施例6的其余结构和实施例4相同。[0052]除了实施例6中Cdj的放电速度快于实施例4中Cdj的放电速度，实施例6的工作原理也与实施例4相似。[0053]本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围的不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

权利要求：1.一种JFET型自激式交错并联Sepic变换器，其特征在于:所述JFET型自激式交错并联Sepic变换器包括电感L1、电感L2、N型JFET管J1、N型JFET管J2、电容C1、电容C2、二极管D1、二极管D2、电感L3、电感L4、二极管D3、二极管D4、电容Co、驱动支路1和驱动支路2,驱动支路j具有端口aj、端口bj、端口cj和端口dj，j的取值范围为1至2，直流电源Vi的正端同时与电感L1的一端和电感L2的一端相连，电感L1的另一端同时与N型JFET管J1的漏极、驱动支路2的端口c2和电容C1的一端相连，电容C1的另一端同时与驱动支路2的端口d2、二极管D1的阳极和电感L3的一端相连，电感L3的另一端与二极管D3的阴极相连，二极管D1的阴极同时与二极管D2的阴极、电容Co的一端和负载的一端相连，电容Co的另一端同时与负载的另一端、二极管D3的阳极、二极管D4的阳极、驱动支路1的端口bl、驱动支路2的端口b2、N型JFET管J1的源极、N型JFET管J2的源极和直流电源Vi的负端相连，电感L2的另一端同时与N型JFET管J2的漏极、驱动支路1的端口cl和电容C2的一端相连，电容C2的另一端同时与驱动支路1的端口dl、二极管D2的阳极和电感L4的一端相连，电感L4的另一端与二极管D4的阴极相连，N型JFET管J1的栅极与驱动支路1的端口al相连，N型JFET管J2的栅极与驱动支路2的端口a2相连。2.如权利要求1所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路1中，当N型JFET管J2导通时，其端Dal和端口bl之间产生负电压关断N型JFET管J1;所述驱动支路2中，当N型JFET管J1导通时，其端口a2和端口b2之间产生负电压关断N型JFET管J2。3.如权利要求1或2所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j包括稳压管Zaj、电阻Raj和电容Caj，驱动支路j的端口aj同时与稳压管Zaj的阳极和电阻Raj的一端相连，电阻Raj的另一端与电容Caj的一端相连，电容Caj的另一端与驱动支路j的端口cj相连，稳压管Zaj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。4.如权利要求3所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j还包括电阻Rbj和二极管Dbj，电阻Rbj的一端与驱动支路j的端口aj相连，电阻Rbj的另一端与二极管Dbj的阴极相连，二极管Dbj的阳极与电容Caj的一端相连，j的取值范围为1至2〇5.如权利要求3所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j还包括电阻Rcj和二极管Dcj，二极管Dcj的阳极与驱动支路j的端口幻相连，二极管Dcj的阴极与电阻Rcj的一端相连，电阻Rcj的另一端与电容Caj的一端相连，j的取值范围为1至2〇6.如权利要求1或2所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j包括稳压管Zdj、电阻Rdj和电容Cdj，驱动支路j的端口aj同时与稳压管Zdj的阳极和电阻Rdj的一端相连，电阻Rdj的另一端与电容Cdj的一端相连，电容Cdj的另一端与驱动支路j的端口dj相连，稳压管Zdj的阴极与驱动支路j的端口bj相连，j的取值范围为1至2。7.如权利要求6所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j还包括电阻Rej和二极管Dej，电阻Rej的一端与驱动支路j的端口幻相连，电阻Rej的另一端与二极管Dej的阴极相连，二极管Dej的阳极与电容Cdj的一端相连，j的取值范围为1至2〇^8.如权利要求6所述的JFET型自激式交错并联Sepic变换器，其特征在于:所述驱动支路j还包括电阻Rfj和二极管Dfj，二极管Dfj的阳极与驱动支路j的端口aj相连，二极管Dfj的阴极与电阻Rfj的一端相连，电阻Rfj的另一端与电容Cdj的一端相连，j的取值范围为1至2〇

百度查询： 河南城建学院 JFET型自激式交错并联Sepic变换器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD