申请/专利权人：北京大学

申请日：2023-11-01

公开（公告）日：2024-02-23

公开（公告）号：CN117590185A

主分类号：G01R31/26

分类号：G01R31/26;H01L29/739

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.12#实质审查的生效;2024.02.23#公开

摘要：本发明公开了一种分离隧穿场效应晶体管涨落源的方法，属于半导体技术领域。本发明针对带有漏端欠覆盖区的隧穿场效应晶体管DLund‑TFET，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度DG涨落和漏端欠覆盖区长度Lund涨落——分离开，并进一步提取出杂质掺杂浓度梯度DG涨落和漏端欠覆盖区长度Lund涨落。所有工作只需借助半导体分析仪和MATLAB即可完成，具有快速、低成本的优势。

主权项：1.一种分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，包括如下步骤：步骤1：测试N个具有相同尺寸、结构与材料的N型和P型DLund-TFET器件的转移特性曲线；步骤2：根据步骤1的转移特性曲线获得N型或P型DLund-TFET器件的涨落源分离系数k，具体包括：提取N型或P型DLund-TFET器件的平均漏端欠覆盖区长度Lund；提取P型或N型DLund-TFET器件的平均源隧穿结最小隧穿宽度λON；提取P型或N型DLund-TFET器件的带带隧穿产生率系数Bkane；根据公式计算N型或P型DLund-TFET器件的涨落源分离系数k，其中，EG指的是沟道材料的带隙宽度，q指的是电子电荷量；步骤3：计算杂质掺杂浓度梯度DG涨落和漏端欠覆盖区长度Lund涨落对DLund-TFET器件电流IDS涨落的影响，具体方法为，3-1通过实验测试数据获得P型或N型DLund-TFET器件在栅电压为VG＝-1*VDD或VG＝VDD时的电流IDS平均值ION和标准差σION；3-2通过实验测试数据获得N型或P型DLund-TFET器件在栅电压为VG＝-1*VDD或VG＝VDD时的电流IDS平均值IAMI和标准差σIAMI；3-3杂质掺杂浓度梯度DG涨落对N型或P型DLund-TFET器件在栅电压为VG＝-1*VDD或VG＝VDD时的电流IDS涨落的影响通过下述公式计算得到3-4漏端欠覆盖区长度Lund涨落对N型或P型DLund-TFET器件在栅电压为VG＝-1*VDD或VG＝VDD时的电流IDS涨落的影响通过下述公式计算得到步骤4：利用P型或N型DLund-TFET器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度DG的比例系数Q，根据公式获得N型或P型DLund-TFET器件的漏端欠覆盖区长度涨落σLund；以及根据公式获得N型或P型DLund-TFET器件的漏端杂质掺杂浓度梯度涨落σDDG。

全文数据：

权利要求：

百度查询： 北京大学 一种分离隧穿场效应晶体管涨落源的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD