申请/专利权人：西北工业大学

申请日：2022-04-08

公开（公告）日：2024-03-08

公开（公告）号：CN114861573B

主分类号：G06F30/327

分类号：G06F30/327;G06F30/34;G06F18/2431;G06F18/2411

优先权：

专利状态码：有效-授权

法律状态：2024.03.08#授权;2022.08.23#实质审查的生效;2022.08.05#公开

摘要：本发明公开了一种基于LUT特征提取和机器学习的硬件木马检测方法，输入嵌入硬件木马的集成电路设计作为训练集；将训练集成电路设计综合成现场可编程门阵列网表；对FPGA网表进行硬件木马特征提取，并保存生成的训练量化特征值；使用训练量化特征值，对机器学习分类器进行训练，生成最优硬件木马分类器；输入待检测集成电路设计；将待检测集成电路设计综合成待测FPGA网表；对待测FPGA网表进行硬件木马特征提取，并保存生成的待测量化特征值；待测量化特征值输入到训练好的硬件木马分类器，将待检测集成电路设计分为木马节点和正常节点，从而实现木马检测。本发明的方法能够实现基于特定条件激活的硬件木马检测，可在集成电路设计早期检测硬件木马安全隐患。

主权项：1.一种基于LUT特征提取和机器学习的硬件木马检测方法，其特征在于，包括如下步骤：步骤1：输入嵌入硬件木马的集成电路设计作为训练集；步骤2：使用FPGA综合工具将训练集中的集成电路设计综合成FPGA网表；步骤3：对FPGA网表进行硬件木马特征提取：针对FPGA网表中的每个信号的4层扇入逻辑，提取每层扇入包含的低翻转LUT的个数，得到每个信号的4维量化特征值；所述低翻转LUT指二进制初始化向量中1或者0的个数小于2个的LUT；将每个信号的4维量化特征值作为训练数据集；步骤4：使用训练数据集，对机器学习分类器进行训练，生成最优硬件木马分类器，用于将集成电路设计分为木马节点和正常节点；步骤5：使用FPGA综合工具将待检测集成电路设计综合成待测FPGA网表；步骤6：对待测FPGA网表进行硬件木马特征提取，得到待测FPGA网表的每个信号的4维量化特征值；步骤7：将步骤6得到的待测量化特征值输入到步骤4生成的最优硬件木马分类器中，将待检测集成电路设计分为木马节点和正常节点，从而实现木马检测。

全文数据：

权利要求：

百度查询： 西北工业大学 一种基于LUT特征提取和机器学习的硬件木马检测方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD