申请/专利权人：成都融见软件科技有限公司;上海合见工业软件集团有限公司

申请日：2023-12-15

公开（公告）日：2024-03-19

公开（公告）号：CN117724914A

主分类号：G06F11/22

分类号：G06F11/22

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.05#实质审查的生效;2024.03.19#公开

摘要：本发明涉及芯片验证技术领域，尤其涉及一种芯片FPGA原型验证的debug方法、电子设备和介质，方法包括：步骤S1、获取待验证芯片的仿真验证代码；步骤S2、生成FPGA原型验证系统；步骤S3、配置FPGA原型验证系统的初始状态，向FPGA原型验证系统的输入端口发送激励数据，进行芯片FPGA原型验证，将输入端口接收的激励数据、时钟数据和状态数据转存至存储模块中；步骤S4、当FPGA原型验证系统运行至目标触发点之后，从存储模块中获取目标debug数据；步骤S5、将目标debug数据按照时序回灌至所述RTL仿真模型中进行debug。本发明提高了对芯片FPGA原型验证的debug的效率和准确性。

主权项：1.一种芯片FPGA原型验证的debug方法，其特征在于，包括：步骤S1、基于RTL仿真模型对待验证芯片进行仿真验证，所述RTL仿真模型基于待验证芯片的原始RTL代码构建生成，根据RTL仿真模型的仿真验证结果更新待验证芯片的原始RTL代码，生成待验证芯片的仿真验证代码；步骤S2、基于所述待验证芯片的仿真验证代码生成待验证芯片的门级网表，将所述待验证芯片的门级网表烧录到FPGA中，生成FPGA原型验证系统；步骤S3、配置所述FPGA原型验证系统的初始状态，向所述FPGA原型验证系统的输入端口发送激励数据，在所述FPGA原型验证系统中进行芯片FPGA原型验证，将所述输入端口接收的激励数据、激励数据对应的时钟数据和FPGA原型验证系统的状态数据转存至存储模块中；步骤S4、当所述FPGA原型验证系统运行至目标触发点之后，从所述存储模块中获取目标debug数据，所述目标debug数据包括目标范围内的激励数据、激励数据对应的时钟数据和FPGA原型验证系统的状态数据；步骤S5、将所述目标debug数据按照时序回灌至所述RTL仿真模型中进行debug。

全文数据：

权利要求：

百度查询： 成都融见软件科技有限公司;上海合见工业软件集团有限公司 芯片FPGA原型验证的debug方法、电子设备和介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD