申请/专利权人：麦堆微电子技术(上海)有限公司

申请日：2019-02-12

公开（公告）日：2024-03-19

公开（公告）号：CN109710017B

主分类号：G05F1/613

分类号：G05F1/613

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2019.05.28#实质审查的生效;2019.05.03#公开

摘要：一种低压差线性稳压器系统，包括：误差放大器，误差放大器的反相输入端与基准参考电压VREF连接，误差放大器的正相输入端与LDO的输出电压VOUT连接；功率管，功率管的栅端与误差放大器的输出端连接，功率管的源端与电源电压VDD连接，功率管的漏端作为LDO的输出电压VOUT；转换效率增强电路，转换效率增强电路的一端与误差放大器的正相输入端及功率管的漏端连接，转换效率增强电路的另一端接地；摆率增强电路，摆率增强电路输出端与功率管的栅端连接。本发明针对普通片上CaplessLDO的局限性，一方面采用摆率增强电路来对LDO的瞬态响应进行改善；另一方面采用转换效率增强电路实现高转换效率，有利于延长供电设备的使用寿命。

主权项：1.一种低压差线性稳压器系统，其特征在于，包括：误差放大器，所述误差放大器的反相输入端与基准参考电压VREF连接，所述误差放大器的正相输入端与输出电压VOUT连接；功率管，所述功率管的栅端与所述误差放大器的输出端连接，所述功率管的源端与电源电压VDD连接，所述功率管的漏端与LDO输出电压VOUT连接；转换效率增强电路，所述转换效率增强电路的一端与所述误差放大器的正相输入端及所述功率管的漏端连接，所述转换效率增强电路的另一端接地；摆率增强电路，所述摆率增强电路输出端与所述误差放大器的输出端及功率管的栅端连接；其中所述摆率增强电路包括过冲抑制单元及欠冲抑制单元；所述过冲抑制单元包括：第九P型MOS管，所述第九P型MOS管的栅端与偏置电压VBP1连接，所述第九P型MOS管的源端与VDD连接；第十P型MOS管，所述第十P型MOS管的栅端与偏置电压VBP1连接，所述第十P型MOS管的源端与VDD连接；第十一P型MOS管，所述第十一P型MOS管的栅端与偏置电压VBP1连接，所述第十一P型MOS管的源端与VDD连接；第十二P型MOS管，所述第十二P型MOS管的源端与所述第十一P型MOS管的漏端连接，所述第十二P型MOS管的漏端与驱动电压VPG连接；第十三N型MOS管，所述第十三N型MOS管的漏端与所述第九P型MOS管的漏端连接，所述第十三N型MOS管的漏端与所述第十三N型MOS管的栅端连接，所述第十三N型MOS管的源端接地；第十四N型MOS管，所述第十四N型MOS管的漏端与所述第十P型MOS管的漏端及所述第十二P型MOS管的栅端连接，所述第十四N型MOS管的栅端与所述第十三N型MOS管的栅端连接，所述第十四N型MOS管的源端接地；第一电容器，所述第一电容器的一端分别与所述第九P型MOS管的漏端、所述第十三N型MOS管的栅端及所述第十四N型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接；所述欠冲抑制单元包括：第十五N型MOS管，所述第十五N型MOS管的栅端与偏置电压VBN1连接，所述第十五N型MOS管的源端接地；第十六N型MOS管，所述第十六N型MOS管的栅端与偏置电压VBN1连接，所述第十六N型MOS管的源端接地；第十七N型MOS管，所述第十七N型MOS管的栅端与偏置电压VBN1连接，所述第十七N型MOS管的源端接地；第十八N型MOS管，所述第十八N型MOS管的源端与所述第十七N型MOS管漏端连接，所述第十八N型MOS管的漏端与驱动电压VPG连接；第十三P型MOS管，所述第十三P型MOS管的漏端与所述第十五N型MOS管的漏端连接，所述第十三P型MOS管的源端与VDD连接，所述第十三P型MOS管的漏端与所述第十三P型MOS管的栅端连接；第十四P型MOS管，所述第十四P型MOS管的栅端与所述第十三P型MOS管的栅端连接，所述第十四P型MOS管的漏端分别与所述第十六N型MOS管的漏端及所述第十八N型MOS管的栅端连接；第二电容器，所述第二电容器的一端分别与所述第十三P型MOS管的栅端及所述第十四P型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接；所述转换效率增强电路包括：感应管，所述感应管的源端与VDD连接，所述感应管的漏端通过电阻器R接地，所述感应管栅端与驱动电压VPG连接；第十五P型MOS管，所述第十五P型MOS管的源端与VOUT连接，所述第十五P型MOS管的栅端与所述感应管的漏端连接，所述第十五P型MOS管的漏端接地；弥勒补偿电容器，所述弥勒补偿电容器的一端与驱动电压VPG连接，另一端与调零电阻器连接；调零电阻器，所述调零电阻器的一端与所述弥勒补偿电容器的另一端连接，所述调零电阻器的另一端与VOUT连接；第三电容器，所述第三电容器的一端与所述第十五P型MOS管的源端连接，所述第三电容器的另一端接地；转换电阻器，所述转换电阻器的一端与所述第十五P型MOS管的栅端连接，所述转换电阻器的另一端接地。

全文数据：一种低压差线性稳压器系统技术领域本发明涉及电学领域，尤其涉及电源管理电路，特别是一种低压差线性稳压器系统。背景技术现有技术中，低压差线性稳压器系统包括带片外负载电容和片上Capless两种类型，前者通过片外大电容（微法量级）来有效改善电路的瞬态性能，但是需要额外的引脚，一方面增加了封装的难度，另一方面增加了生产制作成本。后者全部集成在芯片上，适用于SOC系统，能够避免增加额外的引脚，降低封装难度，节省制作成本。尽管片上CaplessLDO避免了使用额外引脚，但是由于使用的片上电容的容值（皮法级）远远小于片外电容，在应用于高速变化的负载时，其瞬态响应无法满足高速电路的应用，即便有些设计通过增加LDO的静态功耗，来保证LDO具有好的瞬态性能，但是大的功耗对电池能量消耗过快，极大地减弱了产品的续航能力。普通CaplessLDO的劣势很大程度上局限了片上LDO的使用。另外当前电子设备的智能化，便携化的趋势，使得电子产品几乎完全依赖于锂电池等化学电池供电，LDO作为电源管理电路，其较高工作的转换效率能够有效的延长电池的使用寿命，而目前的研究中，LDO电路工作的转换效率较低。发明内容针对上述技术问题，本发明的目的在于提供一种解决上述技术问题的低压差线性稳压器系统。为解决上述技术问题，本发明的低压差线性稳压器系统，包括：误差放大器，所述误差放大器的反相输入端与基准参考电压VREF连接，所述误差放大器的正相输入端与输出电压VOUT连接；功率管，所述功率管的栅端与所述误差放大器的输出端连接，所述功率管的源端与电源电压VDD连接，所述功率管的漏端与LDO输出电压VOUT连接；转换效率增强电路，所述转换效率增强电路的一端与所述误差放大器的正相输入端及所述功率管的漏端连接，所述转换效率增强电路的另一端接地；摆率增强电路，所述摆率增强电路输出端与所述误差放大器的输出端连接；其中所述摆率增强电路包括过冲抑制单元及欠冲抑制单元。所述过冲抑制单元包括：第九P型MOS管，所述第九P型MOS管的栅端与偏置电压VBP1连接，所述第九P型MOS管的源端与VDD连接；第十P型MOS管，所述第十P型MOS管的栅端与偏置电压VBP1连接，所述第十P型MOS管的源端与VDD连接；第十一P型MOS管，所述第十一P型MOS管的栅端与偏置电压VBP1连接，所述第十一P型MOS管的源端与VDD连接；第十二P型MOS管，所述第十二P型MOS管的源端与所述第十一P型MOS管的漏端连接，所述第十二P型MOS管的漏端与驱动电压VPG连接；第十三N型MOS管，所述第十三N型MOS管的漏端与所述第九P型MOS管的漏端连接，所述第十三N型MOS管的漏端与所述第十三N型MOS管的栅端连接，所述第十三N型MOS管的源端接地；第十四N型MOS管，所述第十四N型MOS管的漏端与所述第十P型MOS管的漏端及所述第十二P型MOS管的栅端连接，所述第十四N型MOS管的栅端与所述第十三N型MOS管的栅端连接，所述第十四N型MOS管的源端接地；第一电容器，所述第一电容器的一端分别与所述第九P型MOS管的漏端、所述第十三N型MOS管的栅端及所述第十四N型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接。所述欠冲抑制单元包括：第十五N型MOS管，所述第十五N型MOS管的栅端与偏置电压VBN1连接，所述第十五N型MOS管的源端接地；第十六N型MOS管，所述第十六N型MOS管的栅端与偏置电压VBN1连接，所述第十六N型MOS管的源端接地；第十七N型MOS管，所述第十七N型MOS管的栅端与偏置电压VBN1连接，所述第十七N型MOS管的源端接地；第十八N型MOS管，所述第十八N型MOS管的源端与所述第十七N型MOS管漏端连接，所述第十八N型MOS管的漏端与驱动电压VPG连接；第十三P型MOS管，所述第十三P型MOS管的漏端与所述第十五N型MOS管的漏端连接，所述第十三P型MOS管的源端与VDD连接，所述第十三P型MOS管的漏端与所述第十三P型MOS管的栅端连接；第十四P型MOS管，所述第十四P型MOS管的栅端与所述第十三P型MOS管的栅端连接，所述第十四P型MOS管的漏端分别与所述第十六N型MOS管的漏端及所述第十八N型MOS管的栅端连接；第二电容器，所述第二电容器的一端分别与所述第十三P型MOS管的栅端及所述第十四P型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接。还包括偏置电路，所述偏置电路包括：第十N型MOS管，所述第十N型MOS管的漏端与基准参考电压VREF连接，所述第十N型MOS管的源端接地，所述第十N型MOS管的栅端与偏置电压VBN1连接；第八N型MOS管，所述第八N型MOS管的源端接地，所述第八N型MOS管的栅端与偏置电压VBN1连接；第九N型MOS管，所述第九N型MOS管的源端接地，所述第九N型MOS管的漏端与VBP连接，所述第九N型MOS管的栅端与偏置电压VBN1连接；第五P型MOS管，所述第五P型MOS管的漏端与所述第八N型MOS管的漏端连接，所述第五P型MOS管的源端与VDD连接，所述第五P型MOS管的漏端与所述第五P型MOS管的栅端连接，所述第五P型MOS管的栅端与偏置电压VBP1连接；第七P型MOS管，所述第七P型MOS管的源端与VDD连接，所述第七P型MOS管的栅端与VBP连接；第六P型MOS管，所述第六P型MOS管的源端与所述第七P型MOS管的漏端连接，所述第六P型MOS管的栅端与VBP连接，所述第六P型MOS管的漏端与偏置电压VBP连接；第八P型MOS管，所述第八P型MOS管的源端与VDD连接，所述第八P型MOS管的栅端与偏置电压VBP1连接，所述第八P型MOS管的漏端与偏置电压VBN连接；第十二N型MOS管，所述第十二N型MOS管的漏端与偏置电压VBN连接，所述第十二N型MOS管的栅端与偏置电压VBN连接；第十一N型MOS管，所述第十一N型MOS管的漏端与所述第十二N型MOS管的源端连接，所述第十一N型MOS管的栅端与偏置电压VBN连接，所述第十一N型MOS管的源端接地。所述误差放大器包括：第十九N型MOS管，所述第十九N型MOS管的栅端与偏置电压VBN1连接，所述第十九N型MOS管的源端接地；第一N型MOS管，所述第一N型MOS管的栅端与VOUT连接，所述第一N型MOS管的源端与所述第十九N型MOS管的漏端连接；第二N型MOS管，所述第二N型MOS管的栅端与VREF连接，所述第二N型MOS管的源端与所述第十九N型MOS管的漏端连接；第一P型MOS管，所述第一P型MOS管的源端与VDD连接，所述第一P型MOS管的漏端与所述MOS管MN1的漏端连接，所述第一P型MOS管的栅端与偏置电压VBP1连接；第二P型MOS管，所述第二P型MOS管的源端与VDD连接，所述第二P型MOS管的漏端与所述第二N型MOS管的漏端连接，所述第二P型MOS管的栅端与偏置电压VBP1连接；第三P型MOS管，所述第三P型MOS管的源端与所述第一P型MOS管的漏端连接，所述第三P型MOS管的栅端与偏置电压VBP连接；第四P型MOS管，所述第四P型MOS管的源端与所述第二P型MOS管的漏端连接，所述第四P型MOS管的栅端与偏置电压VBP连接；第五N型MOS管，所述第五N型MOS管的漏端与所述第三P型MOS管的漏端连接，所述第五N型MOS管的栅端与偏置电压VBN连接；第六N型MOS管，所述第六N型MOS管的漏端与所述第四P型MOS管的漏端连接，所述第六N型MOS管的栅端与偏置电压VBN连接；第三N型MOS管，所述第三N型MOS管的漏端与所述第五N型MOS管的源端连接，所述第三N型MOS管的栅端与所述第五N型MOS管的漏端连接，所述第三N型MOS管的源端接地；第四N型MOS管，所述第四N型MOS管的漏端与所述第六N型MOS管的源端连接，所述第四N型MOS管的栅端与所述第五N型MOS管的漏端连接，所述第四N型MOS管的源端接地。所述电流效率增强电路包括：感应管，所述感应管的源端与VDD连接，所述感应管的漏端通过电阻器R接地，所述感应管栅端与驱动电压VPG连接；第十五P型MOS管，所述第十五P型MOS管的源端与输出电压VOUT连接，所述第十五P型MOS管的栅端与所述感应管的漏端连接，所述第十五P型MOS管的漏端接地；弥勒补偿电容器，所述弥勒补偿电容器的一端与驱动电压VPG连接，另一端与调零电阻器连接；调零电阻器，所述调零电阻器的一端与所述弥勒补偿电容器的另一端连接，所述调零电阻器的另一端与输出电压VOUT连接；第三电容器，所述第三电容器的一端与所述第十五P型MOS管的源端连接，所述第三电容器的另一端接地；转换电阻器，所述转换电阻器的一端与所述第十五P型MOS管的栅端连接，所述转换电阻器的另一端接地。本发明低压差线性稳压器系统相对于现有技术，具有如下优势：针对普通片上CaplessLDO的局限性，采用摆率增强电路（EnhancedSlewRate，ESR电路）来对LDO的瞬态响应进行改善，一方面避免了片外大电容的使用，节省封装成本；另一方面在保证低功耗的同时有效的改善LDO的瞬态响应性能；采用恒定电流源，通过开关控制充放电，克服不同工艺角、温度、电源电压下可能出现摆率增强电路过强导致的大信号振荡问题。同时本设计针对目前LDO普遍具有较低的转换效率问题进行了提高，有效降低了电路的功耗，而且结构简单、容易实现。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征目的和优点将会变得更明显。图1为本发明低压差线性稳压器系统原理框图；图2为本发明低压差线性稳压器系统示意图。具体实施方式下面结合附图对本发明低压差线性稳压器系统作进一步详细说明。如图1、图2所示，系统由误差放大器1，摆率增强电路（ESR电路），转换效率增强电路，功率管Mpower组成。VREF是由其他模块提供的基准参考电压，往往是由带隙基准电路提供，VDD是输入电源电压信号，可以是电池提供的或者是经过DC-DC转换电路后产生的电压信号，VOUT是LDO的输出信号，用来给其他电路提供电源电压的信号。本设计的具体实施例如图2所示，但不限于图2的形式。图2实施例由模块偏置电路4，误差放大器1，输出功率管及电流效率增强电路6，输出电压过冲抑制单元7，输出电压欠冲抑制单元8组成。其中输出电压过冲抑制单元7和输出电压欠冲抑制单元8共同组成摆率增强电路，以改善输出瞬态响应。偏置电路4由第八N型MOS管MN8、第九N型MOS管MN9、第十N型MOS管MN10、第十一N型MOS管MN11、第十二N型MOS管MN12及第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第八P型MOS管MP8组成。其中IREF由其他电路模块提供，第八N型MOS管MN8、第九N型MOS管MN9、第十N型MOS管MN10、第十一N型MOS管MN11的源端共同连接到地，第五P型MOS管MP5、第七P型MOS管MP7、第八P型MOS管MP8的源端共同连接到VDD，第十N型MOS管MN10的漏端和栅端连接在一起，构成二极管连接，给第八N型MOS管MN8、第九N型MOS管MN9、第十N型MOS管MN10、第十五N型MOS管MN15、第十六N型MOS管MN16、第十七N型MOS管MN17的栅端提供镜像偏置电压VBN1。第五P型MOS管MP5的漏端和栅端连接在一起，构成二极管连接，给第一P型MOS管MP1、第二P型MOS管MP2、第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10、第十一P型MOS管MP11的栅端提供镜像偏置电压VBP1。第六P型MOS管MP6的源端连接第七P型MOS管MP7的漏端，第六P型MOS管MP6的栅端和漏端与第七P型MOS管MP7的栅端、第九N型MOS管MN9的漏端连接在一起，给第五N型MOS管MN5、第六N型MOS管MN6的栅端提供偏置电压VBN。第十一N型MOS管MN11的漏端与第十二N型MOS管MN12的源端连接在一起，第十二N型MOS管MN12的栅端和漏端与第十一N型MOS管MN11的栅端、第八P型MOS管MP8的漏端连接在一起，给MP3、第四P型MOS管MP4的栅端提供偏置电压VBP。误差放大器电路1在本例采用折叠式共源共栅结构，但并不局限于此结构。第一N型MOS管MN1、第二N型MOS管MN2构成输入对管，漏端分别连接到电流源第一P型MOS管MP1、第二P型MOS管MP2的漏端，栅端分别连接VOUT、VREF，源端共同连接到微电流源第十九N型MOS管MN0的漏端。第十N型MOS管MN10构成微电流源，栅端连接至VBN1，源端接地，漏端与第一N型MOS管MN1、第二N型MOS管MN2连接在一起。第一P型MOS管MP1、第二P型MOS管MP2的栅端连接在一起，并与VBP1相连，构成电流源，第一P型MOS管MP1、第二P型MOS管MP2的漏端分别MP3、第四P型MOS管MP4的源端连接在一起，共同组成共源共栅结构，提高输出电阻。第五N型MOS管MN5、第六N型MOS管MN6的栅端连接在一起，并连接在VBN上，第五N型MOS管MN5、第六N型MOS管MN6的漏端分别与MP3、第四P型MOS管MP4的漏端连接在一起。第三N型MOS管MN3、第四N型MOS管MN4的栅端连接在一起，其中第三N型MOS管MN3的栅端与第五N型MOS管MN5的漏端、MP3的漏端连接在一起，第三N型MOS管MN3、第四N型MOS管MN4的源端连接到地。第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第六N型MOS管MN6构成的低压共源共栅电流镜，在保证高输出电阻的同时扩大了误差放大器的输出电压范围，可以在使用较小尺寸的功率管Mpower时提供有效的驱动电压VPG，较小尺寸的功率管的栅端的对地寄生电容小，有利于改善LDO的瞬态响应性能。输出功率级及转换效率增强电路6，由功率管Mpower，感应管Msense，电流电压转换电阻器R，第七N型MOS管MN7，弥勒补偿电容器CM，调零电阻器Rz，第三电容器CL构成。其中第三电容器CL的一端与第十五P型MOS管MP0的源端连接，第三电容器CL的另一端接地，弥勒补偿电容器CM及调零电阻器RZ实现整个系统环路的稳定性，避免系统形成振荡。在传统的LDO结构中没有转换效率增强电路，本发明中通过感应管Msense，电流电压转换电阻器R，PMOS管第十五P型MOS管MP0构成的转换效率增强电路来增强LDO的电流效率，有效延长供电设备如电池等的使用寿命。其工作原理是：在LDO负载电流很小，甚至为0时，功率管Mpower的栅端电压较高，此时感应管Msense感应的电流很小，VSENSE电压很低，第十五P型MOS管MP0导通给功率管Mpower提供足够的电流Ipower，以维持低电流负载时系统有足够的相位裕度，保证系统稳定。当LDO的负载电流增大时，功率管Mpower中的电流增大，功率管Mpower的栅端电压降低。感应管Msense的栅端与功率管的栅端连接在一起，因此感应管Msense的栅端电压也随着输出负载电流的增加而降低，从而导致感应管Msense、电流电压转换电阻器R所在支路的电流增加，最终使得VSENSE电压升高，第十五P型MOS管MP0逐步由饱和区进入到亚阈值区，当电压高到一定程度时，第十五P型MOS管MP0截止，不再为Mpower提供电流Ipower。记其它各支路电流之和为Itotal，输出电流负载为Iout，转换效率计算公式Eff=VOUTIoutVINIpower+Iout+Itotal*100%（1）。根据转换效率增强电路的工作机理可知，当负载电流增大时Ipower逐渐减小，甚至到0，那么根据式（1）转换效率效率增大。输出电压过冲抑制单元7和输出电压欠冲抑制单元8共同组成摆率增强电路，实现了LDO的快速瞬态响应。输出电压过冲抑制单元7，由第九P型MOS管MP9、第十P型MOS管MP10、第十一P型MOS管MP11、第十二P型MOS管MP12，NMOS管第十三N型MOS管MN13、第十四N型MOS管MN14及第一电容器C1构成，实现对输出电压VOUT的过冲抑制。第九P型MOS管MP9、第十P型MOS管MP10、第十一P型MOS管MP11的栅端共同连接到VBP1，漏端分别连接至第十三N型MOS管MN13的栅端和源端、第十四N型MOS管MN14的漏端、第十二P型MOS管MP12的源端；第十三N型MOS管MN13、第十四N型MOS管MN14的栅端连接在一起，第十三N型MOS管MN13的栅端和漏端连接在一起；第十四N型MOS管MN14的漏端与第十P型MOS管MP10的漏端连接在一起并输出给第十二P型MOS管MP12的栅端，控制第十二P型MOS管MP12的开启与关断；第一电容器C1的一端与输出电压VOUT相连，另一端与第十三N型MOS管MN13、第十四N型MOS管MN14的栅端相连。第十二P型MOS管MP12的漏端与功率管Mpower的栅端VPG相连接，第十二P型MOS管MP12作为过冲抑制电路中的开关管。过冲抑制电路的工作机理是：当电路工作在稳态时，第十P型MOS管MP10被偏置在强线性区，第十二P型MOS管MP12的栅端被偏置在高电位，第十二P型MOS管MP12工作在截止区，与主电路断开，不影响环路稳定性；当电路的外部负载需要的电流从大电流向小电流的瞬态突变时，VOUT将会发生过冲现象，通过C1的高通支路检测VOUT的过冲变化并传输到第十四N型MOS管MN14的栅端，导致第十P型MOS管MP10、第十四N型MOS管MN14支路的电流增大，第十二P型MOS管MP12的栅端被拉至低电位，第十二P型MOS管MP12导通，从而电流源第十一P型MOS管MP11以恒定的镜像电流对功率管Mpower的栅端进行充电，使Mpower提供的电流减小，从而抑制VOUT的过冲,快速恢复到稳定状态时的电压；在本设计中对功率管的充电电流由第十一P型MOS管MP11的电流确定，第十一P型MOS管MP11的电流不受工艺角、温度以及电源电压的影响，能够有效解决LDO在低输入电源电压下，摆率增强电路工作正常，而在高输入电源电压下，摆率增强电路过强而导致的大信号振荡问题，从而保证快瞬态响应LDO能够工作在宽输入电源电压范围。输出电压欠冲抑制单元8，由PMOS管第十三P型MOS管MP13、第十四P型MOS管MP14，NMOS管第十五N型MOS管MN15、第十六N型MOS管MN16、第十七N型MOS管MN17及第二电容器C2构成，实现对输出电压VOUT的欠冲抑制。第十五N型MOS管MN15、第十六N型MOS管MN16、第十七N型MOS管MN17的栅端共同连接到VBN1，漏端分别连接至第十三P型MOS管MP13的栅端和源端、第十四P型MOS管MP14的漏端、第十八N型MOS管MN18的源端；第十三P型MOS管MP13、第十四P型MOS管MP14的栅端连接在一起，第十三P型MOS管MP13的栅端和漏端连接在一起；第十六N型MOS管MN16的漏端与第十四P型MOS管MP14的漏端连接在一起并输出给第十八N型MOS管MN18的栅端，控制第十八N型MOS管MN18的开启与关断；第二电容器C2的一端与输出电压VOUT相连，另一端与第十三P型MOS管MP13、第十四P型MOS管MP14的栅端相连。第十八N型MOS管MN18的漏端与功率管Mpower的栅端VPG相连接，第十八N型MOS管MN18作为欠冲抑制电路中的开关管。欠冲抑制电路的工作机理是：当电路工作在稳态时，第十六N型MOS管MN16被偏置在强线性区，第十八N型MOS管MN18的栅端被偏置在低电位，第十八N型MOS管MN18工作在截止区，与主电路断开，不影响环路稳定性；当电路的外部负载需要的电流从小电流向大电流的瞬态突变时，VOUT将会发生欠冲现象，通过C2的高通支路检测VOUT的欠冲变化并传输到第十四P型MOS管MP14的栅端，导致第十四P型MOS管MP14、第十六N型MOS管MN16支路的电流增大，第十八N型MOS管MN18的栅端被拉至高电位，第十八N型MOS管MN18导通，从而电流源第十七N型MOS管MN17以恒定的镜像电流对功率管Mpower的栅端进行放电，使Mpower提供的电流减小，从而抑制VOUT的欠冲,快速恢复到稳定状态时的电压；在本设计中对功率管栅端的放电电流由第十七N型MOS管MN17的电流确定，第十七N型MOS管MN17的电流不受工艺角、温度以及电源电压的影响，能够有效解决LDO在低输入电源电压下，摆率增强电路正常工作，而在高输入电源电压下，摆率增强电路过强而导致的大信号振荡问题，从而保证快瞬态响应LDO能够工作在宽输入电源电压范围。以上已对本发明创造的较佳实施例进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明创造精神的前提下还可作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

权利要求：1.一种低压差线性稳压器系统，其特征在于，包括：误差放大器，所述误差放大器的反相输入端与基准参考电压VREF连接，所述误差放大器的正相输入端与输出电压VOUT连接；功率管，所述功率管的栅端与所述误差放大器的输出端连接，所述功率管的源端与电源电压VDD连接，所述功率管的漏端与LDO输出电压VOUT连接；转换效率增强电路，所述转换效率增强电路的一端与所述误差放大器的正相输入端及所述功率管的漏端连接，所述转换效率增强电路的另一端接地；摆率增强电路，所述摆率增强电路输出端与所述误差放大器的输出端及功率管的栅端连接；其中所述摆率增强电路包括过冲抑制单元及欠冲抑制单元。2.根据权利要求1所述的低压差线性稳压器系统，其特征在于，所述过冲抑制单元包括：第九P型MOS管，所述第九P型MOS管的栅端与偏置电压VBP1连接，所述第九P型MOS管的源端与VDD连接；第十P型MOS管，所述第十P型MOS管的栅端与偏置电压VBP1连接，所述第十P型MOS管的源端与VDD连接；第十一P型MOS管，所述第十一P型MOS管的栅端与偏置电压VBP1连接，所述第十一P型MOS管的源端与VDD连接；第十二P型MOS管，所述第十二P型MOS管的源端与所述第十一P型MOS管的漏端连接，所述第十二P型MOS管的漏端与驱动电压VPG连接；第十三N型MOS管，所述第十三N型MOS管的漏端与所述第九P型MOS管的漏端连接，所述第十三N型MOS管的漏端与所述第十三N型MOS管的栅端连接，所述第十三N型MOS管的源端接地；第十四N型MOS管，所述第十四N型MOS管的漏端与所述第十P型MOS管的漏端及所述第十二P型MOS管的栅端连接，所述第十四N型MOS管的栅端与所述第十三N型MOS管的栅端连接，所述第十四N型MOS管的源端接地；第一电容器，所述第一电容器的一端分别与所述第九P型MOS管的漏端、所述第十三N型MOS管的栅端及所述第十四N型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接。3.根据权利要求2所述的低压差线性稳压器系统，其特征在于，所述欠冲抑制单元包括：第十五N型MOS管，所述第十五N型MOS管的栅端与偏置电压VBN1连接，所述第十五N型MOS管的源端接地；第十六N型MOS管，所述第十六N型MOS管的栅端与偏置电压VBN1连接，所述第十六N型MOS管的源端接地；第十七N型MOS管，所述第十七N型MOS管的栅端与偏置电压VBN1连接，所述第十七N型MOS管的源端接地；第十八N型MOS管，所述第十八N型MOS管的源端与所述第十七N型MOS管漏端连接，所述第十八N型MOS管的漏端与驱动电压VPG连接；第十三P型MOS管，所述第十三P型MOS管的漏端与所述第十五N型MOS管的漏端连接，所述第十三P型MOS管的源端与VDD连接，所述第十三P型MOS管的漏端与所述第十三P型MOS管的栅端连接；第十四P型MOS管，所述第十四P型MOS管的栅端与所述第十三P型MOS管的栅端连接，所述第十四P型MOS管的漏端分别与所述第十六N型MOS管的漏端及所述第十八N型MOS管的栅端连接；第二电容器，所述第二电容器的一端分别与所述第十三P型MOS管的栅端及所述第十四P型MOS管的栅端连接，所述第一电容器的另一端输出电压VOUT连接。4.根据权利要求3所述的低压差线性稳压器系统，其特征在于，还包括偏置电路，所述偏置电路包括：第十N型MOS管，所述第十N型MOS管的漏端与基准参考电压VREF连接，所述第十N型MOS管的源端接地，所述第十N型MOS管的栅端与偏置电压VBN1连接；第八N型MOS管，所述第八N型MOS管的源端接地，所述第八N型MOS管的栅端与偏置电压VBN1连接；第九N型MOS管，所述第九N型MOS管的源端接地，所述第九N型MOS管的漏端与VBP连接，所述第九N型MOS管的栅端与偏置电压VBN1连接；第五P型MOS管，所述第五P型MOS管的漏端与所述第八N型MOS管的漏端连接，所述第五P型MOS管的源端与电源电压VDD连接，所述第五P型MOS管的漏端与所述第五P型MOS管的栅端连接，所述第五P型MOS管的栅端与偏置电压VBP1连接；第七P型MOS管，所述第七P型MOS管的源端与电源电压VDD连接，所述第七P型MOS管的栅端与VBP连接；第六P型MOS管，所述第六P型MOS管的源端与所述第七P型MOS管的漏端连接，所述第六P型MOS管的栅端与VBP连接，所述第六P型MOS管的漏端与偏置电压VBP连接；第八P型MOS管，所述第八P型MOS管的源端与VDD连接，所述第八P型MOS管的栅端与偏置电压VBP1连接，所述第八P型MOS管的漏端与偏置电压VBN连接；第十二N型MOS管，所述第十二N型MOS管的漏端与偏置电压VBN连接，所述第十二N型MOS管的栅端与偏置电压VBN连接；第十一N型MOS管，所述第十一N型MOS管的漏端与所述第十二N型MOS管的源端连接，所述第十一N型MOS管的栅端与偏置电压VBN连接，所述第十一N型MOS管的源端接地。5.根据权利要求4所述的低压差线性稳压器系统，其特征在于，所述误差放大器包括：第十九N型MOS管，所述第十九N型MOS管的栅端与偏置电压VBN1连接，所述第十九N型MOS管的源端接地；第一N型MOS管，所述第一N型MOS管的栅端与VOUT连接，所述第一N型MOS管的源端与所述第十九N型MOS管的漏端连接；第二N型MOS管，所述第二N型MOS管的栅端与VREF连接，所述第二N型MOS管的源端与所述第十九N型MOS管的漏端连接；第一P型MOS管，所述第一P型MOS管的源端与VDD连接，所述第一P型MOS管的漏端与所述MOS管MN1的漏端连接，所述第一P型MOS管的栅端与偏置电压VBP1连接；第二P型MOS管，所述第二P型MOS管的源端与VDD连接，所述第二P型MOS管的漏端与所述第二N型MOS管的漏端连接，所述第二P型MOS管的栅端与偏置电压VBP1连接；第三P型MOS管，所述第三P型MOS管的源端与所述第一P型MOS管的漏端连接，所述第三P型MOS管的栅端与偏置电压VBP连接；第四P型MOS管，所述第四P型MOS管的源端与所述第二P型MOS管的漏端连接，所述第四P型MOS管的栅端与偏置电压VBP连接；第五N型MOS管，所述第五N型MOS管的漏端与所述第三P型MOS管的漏端连接，所述第五N型MOS管的栅端与偏置电压VBN连接；第六N型MOS管，所述第六N型MOS管的漏端与所述第四P型MOS管的漏端连接，所述第六N型MOS管的栅端与偏置电压VBN连接；第三N型MOS管，所述第三N型MOS管的漏端与所述第五N型MOS管的源端连接，所述第三N型MOS管的栅端与所述第五N型MOS管的漏端连接，所述第三N型MOS管的源端接地；第四N型MOS管，所述第四N型MOS管的漏端与所述第六N型MOS管的源端连接，所述第四N型MOS管的栅端与所述第五N型MOS管的漏端连接，所述第四N型MOS管的源端接地。6.根据权利要求5所述的低压差线性稳压器系统，其特征在于，所述转化效率增强电路包括：感应管，所述感应管的源端与VDD连接，所述感应管的漏端通过电阻器R接地，所述感应管栅端与驱动电压VPG连接；第十五P型MOS管，所述第十五P型MOS管的源端与VOUT连接，所述第十五P型MOS管的栅端与所述感应管的漏端连接，所述第十五P型MOS管的漏端接地；弥勒补偿电容器，所述弥勒补偿电容器的一端与驱动电压VPG连接，另一端与调零电阻器连接；调零电阻器，所述调零电阻器的一端与所述弥勒补偿电容器的另一端连接，所述调零电阻器的另一端与VOUT连接；第三电容器，所述第三电容器的一端与所述第十五P型MOS管的源端连接，所述第三电容器的另一端接地；转换电阻器，所述转换电阻器的一端与所述第十五P型MOS管的栅端连接，所述转换电阻器的另一端接地。

百度查询： 麦堆微电子技术(上海)有限公司 一种低压差线性稳压器系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD