申请/专利权人：长沙惠科光电有限公司;惠科股份有限公司

申请日：2021-12-30

公开（公告）日：2024-03-19

公开（公告）号：CN114220395B

主分类号：G09G3/3208

分类号：G09G3/3208;G09G3/3291;G09G3/3266

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2022.04.08#实质审查的生效;2022.03.22#公开

摘要：本申请公开了一种像素驱动电路、显示面板和驱动方法，像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、发光器件、第一电容和第二电容，第一晶体管的栅极连接发射线，源极连接电源线；第二晶体管的栅极连接第一节点，源极连接第二节点，漏极所述第一晶体管的漏极；第三晶体管的栅极连接扫描线，源极连接数据线，漏极连接所述第一节点；发光器件的阳极连接所述第二节点，阴极连接一低电平；第一电容接在所述第一节点和所述第二节点之间；第二电容接在所述第二节点与所述发光器件的阴极之间。本申请采用3T2C结构的像素驱动电路对每一个像素的驱动晶体管的阈值电压进行有效补偿，本申请的像素驱动电路结构简单，设计时不需要占用大量面积。

主权项：1.一种驱动方法，用于驱动像素驱动电路，其特征在于，所述驱动方法包括：第一阶段，扫描线和发射线提供高电平信号，电源线提供预设的第一电源电压，数据线提供标准电压，第一晶体管、第二晶体管和第三晶体管导通，第二晶体管处于线性区，发光器件不发光；第二阶段，所述扫描线和发射线提供高电平信号，所述电源线提供预设的第二电源电压，数据线提供标准电压，第一晶体管和第三晶体管导通，所述第二晶体管关断，所述第二晶体管处于临界截止区，所述发光器件不发光；第三阶段，所述扫描线提供高电平信号，所述发射线提供低电平信号，所述电源线提供预设的第三电源电压，所述数据线提供数据电压，所述第一晶体管关断，所述第二晶体管和所述第三晶体管导通，所述发光器件不发光；第四阶段，所述扫描线提供低电平信号，所述发射线提供高电平信号，所述电源线提供预设的第四电源电压，所述数据线提供标准电压，所述第一晶体管和所述第二晶体管导通，所述第二晶体管处于饱和区，所述第三晶体管关断，所述发光器件发光；其中，所述标准电压小于所述数据电压，所述第一电源电压、第二电源电压和第三电源电压小于所述第四电源电压；所述驱动方法还包括位于所述第四阶段后的第五阶段，在所述第五阶段中，所述扫描线提供低电平信号，所述发射线提供高电平信号，所述电源线提供预设的第一电源电压，所述数据线提供标准电压，所述第一晶体管和所述第二晶体管导通，所述第二晶体管处于线性区，所述第三晶体管关断，所述发光器件发光；所述像素驱动电路包括：第一晶体管，栅极连接发射线，源极连接电源线；第二晶体管，栅极连接第一节点，源极连接第二节点，漏极所述第一晶体管的漏极；第三晶体管，栅极连接扫描线，源极连接数据线，漏极连接所述第一节点；发光器件，阳极连接所述第二节点，阴极连接一低电平；第一电容，接在所述第一节点和所述第二节点之间；以及第二电容，接在所述第二节点与所述发光器件的阴极之间；其中，每个所述像素驱动电路对应设有一条所述发射线，当前像素驱动电路对应的所述发射线的电平信号与下一像素驱动电路对应的所述发射线的电平信号为级联信号；在连续的第一阶段、第二阶段、第三阶段和第四阶段内，所述电源线上依次输入第一电源电压、第二电源电压、第三电源电压和第四电源电压至所述第一晶体管的源极；所述第一电源电压、第二电源电压和第三电源电压相同，均为VL，所述发光器件的阴极连接的低电平电压为VSS,其中，VL＜VSS。

全文数据：

权利要求：

百度查询： 长沙惠科光电有限公司;惠科股份有限公司 像素驱动电路、显示面板和驱动方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD