申请/专利权人：中国科学院合肥物质科学研究院

申请日：2020-12-28

公开（公告）日：2024-03-22

公开（公告）号：CN112860611B

主分类号：G06F13/42

分类号：G06F13/42;G06F13/38

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.06.15#实质审查的生效;2021.05.28#公开

摘要：本发明的一种LVDS转USB3.0多通道适配器，该适配器通过增加了多路接口芯片，并且FPGA通过乒乓缓存和状态查询等方式，可以独立处理各通道数据。LVDS转USB3.0多通道适配器的USB3.0主控芯片可按照UART协议发送和接收数管控制指令，于是在适配器电路上增加了多路接口芯片。本发明成本低廉，体积小重量轻，连接和操作简单，适用于进行一些需要频繁移动位置的测试。一个USB接口以及一个USB设备就可完成四通道数管控制和数传接收功能，减小了上位机软件设计的复杂性。通道数据相互独立、互不干扰，可以作为单通道或多通道适配器使用，提高了设计的通用性。

主权项：1.一种LVDS转USB3.0多通道适配器，其特征在于：包括1路USB3.0接口、1个FPGA、1个USB3.0主控芯片、4路RS-422接口芯片和4路LVDS接口芯片；RS-422接口芯片连接数管接口，实现输入输出的RS-422电平和TTL电平的相互转换，当上位机发送数管指令时，数管接口由USB3.0主控芯片实现，FPGA收到后进行缓存，然后对各通道RS-422接口进行广播；各通道发送RS-422数管指令时，经由FPGA进行判断并标记通道号后，经由USB3.0主控芯片和USB3.0接口发送至上位机；各数传接口将输入的LVDS信号转化为TTL信号发送给FPGA，在FPGA内部进行判断LVDS信号来源于何通道，并给该通道LVDS信号进行通道号标记后，转化为符合USB接口芯片协议的16位并行信号，发送到USB3.0主控芯片，再通过USB3.0接口将数据发送到上位机；所述FPGA同时接收各通道LVDS串行图像数据，将实现串行到并行数据的跨时钟域转换功能，转换完成后写入对应通道的乒乓缓存，然后查询各乒乓缓存满空状态，并在读出过程中打包并添加帧头和通道号，并按照通道号进行标记，最后按照USB3.0接口协议依次发送到USB3.0主控芯片进行传输；所述FPGA中当四通道LVDS接口接收LVDS串行图像数据后，跨时钟域串并转换模块将串行图像数据转换为16bit并行图像数据存入对应通道乒乓缓存中，乒乓缓存中的一个RAM写满后，乒乓缓存状态位取反，乒乓缓存中的两片RAM读写状态则由乒乓缓存状态位决定；乒乓缓存输出数据由读状态RAM输出，并输出读计数器、乒乓缓存状态位和读出数据；所述FPGA还包括四通道数据处理模块，四通道数据处理模块通过查询各个通道乒乓缓存状态位和通道读状态标志位，当一个通道乒乓缓存处于读状态位，且通道读状态标志一致时，将该通道数据DMA通道控制单元，发送至USB3.0主控芯片，由USB3.0接口发送至上位机；在发送该通道数据前，会将先该通道包头先行发送，各通道乒乓缓存标志位由乒乓缓存读写状态决定，通道读状态标志位由该通道RAM是否读出完成决定；当这两个状态标志不一致时或该通道RAM数据已经发送完成，将继续查询下一个通道状态，如此循环往复依次发送各个通道LVDS图像数据；RS-422数管接口分为发送模块和接收模块；RS-422数管接收模块，是将各通道光谱仪发送的各通道光谱仪状态信息按照通讯协议提取数据并进行缓存，当缓存全部指令后，通过USB3.0主控芯片，经USB3.0发送至上位机，上位机根据各通道数据包头，判断通道号，将状态信息提取并显示当前各关键指标状态；RS-422数管发送模块，是由上位机发送控制指令，由FPGA四路RS-422指令串并转换模块按照通讯协议提取指令，并经过四路RS-422指令缓存模块进行缓存，当收满一组控制指令后，发送至四路RS-422指令处理模块提取有效信息，该模块通过判断指令链包头，决定向何通道CCD成像电路发送曝光时间、增益、拍照张数、时间码这些指令进行工作模式控制。

全文数据：

权利要求：

百度查询： 中国科学院合肥物质科学研究院 一种LVDS转USB3.0多通道适配器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD