申请/专利权人：英特尔公司

申请日：2019-10-09

公开（公告）日：2024-03-22

公开（公告）号：CN112861073B

主分类号：G06F17/16

分类号：G06F17/16;G06F9/30;G06F9/38

优先权：["20181109 US 16/186,378"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.06.15#实质审查的生效;2021.05.28#公开

摘要：所公开实施例涉及用于执行16位浮点向量点积指令的系统和方法。在一个示例中，处理器包括：取出电路，用于取出指令，该指令具有用于指定操作码以及第一源向量、第二源向量和目的地向量的位置的字段，该操作码用于指示执行电路用于将所指定的第一源和第二源的N对16位浮点格式化元素相乘，并且将所得的乘积与所指定的目的地的对应的单精度元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如该操作码所指定地对经解码的指令作出响应。

主权项：1.一种芯片，包括：多个存储器控制器；第二级高速缓存存储器，耦合至所述多个存储器控制器；处理器，耦合至所述多个存储器控制器，并且耦合至所述第二级高速缓存存储器，所述处理器具有多个核，所述多个核包括用于响应于指令而进行以下操作的核，所述指令具有包括多个16位浮点数据元素的第一源操作数、包括多个16位浮点数据元素的第二源操作数、以及包括多个浮点数据元素的第三源操作数：将来自所述第一源操作数的多个16位浮点数据元素与来自所述第二源操作数的多个16位浮点数据元素中的对应的16位浮点数据元素相乘以生成多个对应的乘积，其中，来自所述第一源操作数的16位浮点数据元素与来自所述第二源操作数的16位浮点数据元素各自具有符号位、8位的指数、以及七个显式尾数位；通过将所述多个乘积与来自所述第三源操作数的所述多个浮点数据元素中的对应的浮点数据元素累加以生成多个结果浮点数据元素，其中，所述结果浮点数据元素被饱和至零或根据就近向偶舍入被舍入；以及将所述多个结果浮点数据元素存储在目的地中；互连，耦合至所述处理器；以及总线控制器，耦合至所述处理器。

全文数据：

权利要求：

百度查询： 英特尔公司 用于执行16位浮点向量点积指令的系统和方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD