申请/专利权人：成都九洲迪飞科技有限责任公司

申请日：2023-11-28

公开（公告）日：2024-03-22

公开（公告）号：CN117310647B

主分类号：G01S7/41

分类号：G01S7/41;H04L27/227

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2024.01.16#实质审查的生效;2023.12.29#公开

摘要：本发明公开了一种基于FPGA的时域交叠目标识别信号快速分离方法，涉及目标识别的技术领域；包括：步骤S1：进行BPSK应答信号解码与领道干扰抑制；步骤S2：计算BPSK信号相关峰；步骤S3：进行真相关峰搜索；步骤S4：计算真相关峰所在时刻对应的幅度和相位值，作为相关幅度和相位；步骤S5：基于相关幅度和收到的时域交叠信号，进行时域交叠信号分离；本发明，能够解决复杂电磁环境下搜索效率低、计算资源消耗高、分离成功率较低的问题。

主权项：1.一种基于FPGA的时域交叠目标识别信号快速分离方法，其特征在于，包括：步骤S1：进行BPSK应答信号解码与领道干扰抑制；步骤S2：计算BPSK信号相关峰；步骤S3：进行真相关峰搜索；步骤S4：计算真相关峰所在时刻对应的幅度和相位值，作为相关幅度和相位；步骤S5：基于相关幅度和收到的时域交叠信号，进行时域交叠信号分离；所述步骤S1，包括：一组BPSK应答信号先后使用两组Nbit的码字来调制，分别为DS1和DS2；在接收机的FPGA中定义m*N个寄存器，并使用m*RbMHz的时钟对输入的IQ信号进行移位寄存，以实现BPSK应答信号解码；m表示每个应答信号码字的采样倍数，N表示应答信号码字长度，Rb表示应答信号基带码速率；所述步骤S2，包括：对解码后的长度为m*N的移位寄存器累加求和，累加求和的结果为最大值，即为BPSK信号相关峰；所述累加求和采用并行流水线的计算方式进行；所述步骤S3，包括：采用最大值搜索方法，确定真相关峰；所述步骤S4，包括：在FPGA中例化CORDIC硬核，并配置其功能为幅相计算，将解码前的原始IQ信号输入到CORDIC硬核，经过几个周期的计算延迟后便可获得信号的瞬时幅度和相位；当搜索到真相关峰后，提取出该时刻对应的幅度和相位值，作为相关幅度和相位；所述步骤S5，包括：接收机收到的时域交叠信号在时间轴上表现为第一应答信号前部分、第一应答信号后部分和第二应答信号前部分交叠、第二应答信号后部分；经过相关峰检测后，可将先到达接收机的第一应答信号检测出来，并使用相关峰进行标记，同时已经计算出了相关幅度和相位；利用接收机已知的DS码，以及解出的相关幅度，模拟构建第一应答信号的IQ信号用于对消第一应答信号；将收到的时域交叠信号与模拟构建的第一应答信号按顺序依次相减，即可将交叠的第一应答信号消除，只剩下第二应答信号；再重复步骤S1~S4，即可实现第二应答信号的相关峰检测和相关幅度相位的计算，最终实现时域交叠的两个目标识别应答信号的分离。

全文数据：

权利要求：

百度查询： 成都九洲迪飞科技有限责任公司 一种基于FPGA的时域交叠目标识别信号快速分离方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD