申请/专利权人：德克萨斯仪器股份有限公司

申请日：2018-12-28

公开（公告）日：2024-03-22

公开（公告）号：CN109995362B

主分类号：H03L7/099

分类号：H03L7/099;H03L7/18

优先权：["20171229 US 62/611,796","20180504 US 15/971,808"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2020.12.11#实质审查的生效;2019.07.09#公开

摘要：本申请涉及锁相环集成电路，并公开一种集成电路，其包括锁相环PLL电路、压控振荡器VCO电路以及接口电路。PLL电路包括参考信号输入端、参考分频器电路、参考信号输出端、开关、相位检测器、电荷泵以及控制电压输出端。参考分频器电路耦合到参考信号输入端。开关耦合到参考分频器电路和参考信号输出端。开关被配置为可切换地将参考分频器电路连接到参考信号输出端。VCO电路包括控制电压输入端、VCO、校准电路以及校准输入输出IO端。VCO耦合到控制电压输入端。校准电路耦合到VCO。校准IO端耦合到校准电路。

主权项：1.一种集成电路，其包括：锁相环电路即PLL电路，其包括：参考信号输入端；耦合到所述参考信号输入端的参考分频器电路；参考信号输出端；耦合到所述参考分频器电路和所述参考信号输出端的开关，所述开关被配置为可切换地将所述参考分频器电路连接到所述参考信号输出端；耦合到所述参考分频器电路的相位检测器；耦合到所述相位检测器的电荷泵；以及耦合到所述电荷泵的控制电压输出端；压控振荡器电路即VCO电路，其包括：控制电压输入端；耦合到所述控制电压输入端的VCO；耦合到所述VCO的校准电路；以及耦合到所述校准电路的校准输入输出端即校准IO端；以及包括校准控制输出端的接口电路。

全文数据：锁相环集成电路相关申请的交叉引用本申请要求于2017年12月29日提交的名称为“PhaseLockedLoopIntegratedCircuit”的美国临时专利申请号62611,796的优先权，所述专利申请通过引用以其整体并入本文。背景技术锁相环PLL是一种广泛用于各种电子装置的构建块。PLL是一种相位反馈系统，其包括反馈路径中的相位检测器、低通滤波器和压控振荡器VCO。当回路没有参考信号时，压控振荡器以自由运行的频率操作。如果施加参考信号，通常通过晶体控制振荡器来施加，则相位检测器将输入参考的相位和频率与通过分割从其产生的信号的VCO的信号相比较，并且生成与两个信号中的差值相关的误差电压。然后误差电压被滤波，且应用于VCO的控制，从而在减少两个信号之间的频率差的方向上改变VCO的频率。当两个信号的频率变得足够接近时，系统的负反馈性质导致系统与输入信号锁定。一旦锁定，除了需要有限的相位差来生成校正的误差电压以将VCO频率偏移到输入信号频率之外，VCO频率和相位与参考信号的频率对准，从而保持系统锁定。发明内容本文公开了用于振荡器中的集成电路，该振荡器提供了减少的伪信号振幅。在第一示例中，集成电路包括锁相环PLL电路、压控振荡器VCO电路和接口电路。PLL电路包括参考信号输入端、参考分频器电路、参考信号输出端、开关、相位检测器、电荷泵和控制电压输出端。参考分频器电路耦合到参考信号输入端。开关耦合到参考分频器电路和参考信号输出端。开关被配置为可切换地将参考分频器电路连接到参考信号输出端。相位检测器耦合到参考分频器电路。电荷泵耦合到相位检测器。控制电压输出端耦合到电荷泵。VCO电路包括控制电压输入端、VCO、校准电路和校准输入输出IO端。VCO耦合到控制电压输入端。校准电路耦合到压控振荡器。校准IO端耦合到校准电路。接口电路包括校准控制输出端。在另一示例中，振荡器系统包括第一集成电路和第二集成电路。第二集成电路和第一集成电路包括相同的电路。第一集成电路和第二集成电路中的每个包括PLL电路、VCO电路以及接口电路。第一集成电路的PLL电路耦合到第二集成电路的压控振荡器电路。第一集成电路的接口电路控制第二集成电路的VCO电路的校准。在进一步示例中，振荡器系统包括第一集成电路和第二集成电路。第二集成电路和第一集成电路包括相同的电路。第一集成电路和第二集成电路中的每个包括PLL电路和VCO电路。PLL电路包括参考频率输入端、参考分频器电路、参考信号输出端，以及开关。该开关被配置为可切换地将参考分频器电路的输出连接到参考信号输出端。第一集成电路的PLL电路耦合到第二集成电路的压控振荡器电路。第一集成电路的参考信号输出端耦合到第二集成电路的参考频率输入端。附图说明为了详细描述各种示例，现将参考附图，在附图中：图1示出根据各种示例的减少伪音调的锁相环PLL压控振荡器VCO集成电路的框图；图2示出根据各种示例的利用为自动数字VCO校准而配置的PLLVCO集成电路的两个实例实施的基于PLL的振荡器电路的框图；图3示出根据各种示例的利用为外部模拟VCO校准而配置的PLLVCO集成电路的两个实例实施的基于PLL的振荡器电路的框图；以及图4示出根据本公开的适用于PLLVCO集成电路中的VCO的框图。具体实施方式贯穿本说明书及权利要求中的某些术语已被用于指代特定的系统组件。如本领域技术人员将理解的，不同方可以通过不同名称指代组件。本文档不旨在区分名称不同而功能相同的组件。在本公开及权利要求中，术语“包括”和“包含”为开放式使用的，并且因此应该被理解为意指“包括但不限于…”。另外，术语“耦合”或“耦接”旨在意指间接或直接的有线或无线的连接。因此，如果第一装置耦合到第二装置，则此连接可以是通过直接连接或通过经由其它装置和连接的间接连接。“基于”的记载旨在意指“至少部分地基于”。因此，如果X基于Y，则X可以是Y和任意数量的其它因素的函数。虽然锁相环PLL被广泛地使用并且提供了频率生成的灵活方法，但采用PLL的振荡器电路并不是没有问题。分数PLL在保持相位检测器高频率时，实现高频率分辨率步进和改进的锁定时间，以确保更低的频带噪声，但引入了必须小心管理的伪音调。VCO频率范围取决于与所需性能和技术相关的各种因素。较宽频率范围的VCO通常显示出关于相位噪声的降低的性能。一些集成电路包括具有粗调谐的多核VCO，以允许集成电路在减少相位噪声的同时，覆盖大的频率范围。此类集成电路包括PLL和VCO两者以允许无缝粗调整和校准。然而，此类集成电路在PLL和VCO之间遭受相对低的隔离，其增加了电路之间通过基板、接合线和或封装的不期望信号的交叉耦合。此种交叉耦合是限制集成电路的性能的伪音调的重要来源。在一些情况下，伪音调不能够被滤波，且限制集成电路的性能。本公开的实施方式包括减少PLL振荡器电路中伪音调的集成电路，这继而改进了整体电路性能。本文公开的集成电路包括同一管芯上的PLL电路和VCO电路。PLL和VCO电路允许集成电路的两个实例互相连接，使得集成电路的一个实例实施PLL功能，并且集成电路的另一个实例实施VCO功能。经由两个集成电路中的一个集成电路的控制接口，提供集成电路的两个实例的控制及校准。因此，使用集成电路中的两个集成电路实施的振荡器提供了在VCO和PLL电路之间的空间隔离，这减少了交叉耦合及伪音调，同时允许振荡器经由单个接口被校准及控制。图1示出根据各种示例的减少伪音调的PLLVCO集成电路100的框图。PLLVCO集成电路100包括PLL电路116、VCO电路134以及接口电路126。接口电路126包括允许PLLVCO集成电路100与外部装置和系统通信的通信电路。在各种实施方式中，通信是串行、并行、单向或双向的，并且符合各种标准中的任一种。例如，在各种示例中，接口电路126包括符合内部集成电路标准、串行外围接口标准等实施串行通信的电路。PLLVCO集成电路100包括校准控制输出端128，由接口电路126接收的校准信息和或其它信息通过校准控制输出端128被传达到PLLVCO集成电路100外部的装置例如，PLLVCO集成电路100的另一个实例。PLL电路116包括参考信号输入端102、参考分频器电路104、校准参考开关106、参考信号输出端122、相位检测器108、电荷泵110、反馈分频器114以及增量求和delta-sigma调制器112。参考信号输入端102包括导电结构例如，引脚、焊盘或球，以用于将PLLVCO集成电路100连接到外部参考信号源诸如晶体振荡器。参考信号输入端102耦合到参考分频器电路104。参考分频器电路104包括对经由参考信号输入端102接收的参考信号的频率进行乘法或除法运算的电路。在一些实施方式中，由参考分频器电路104应用的各种乘数和或除数值经由接口电路126可编程。校准参考开关106和相位检测器108耦合到参考分频器电路104的输出。校准参考开关106可切换地将参考分频器电路104的输出连接到参考信号输出端122。参考信号输出端122包括导电结构例如，引脚、焊盘或球，以用于将分频器电路104的输出连接到外部装置。在一些实施方式中，在校准PLLVCO集成电路100外部的PLLVCO集成电路100的实例的VCO电路期间，校准参考开关106闭合，从而将参考分频器电路104的参考信号输出提供到PLLVCO集成电路100的外部实例，以用于VCO校准。类似地，校准参考开关106在VCO校准完成时断开。校准参考开关106的断开和闭合通过经由接口电路126接收的信息进行控制。例如，当经由接口电路126接收的信息表明将开始校准时，接口电路126闭合校准参考开关106，以将参考分频器电路104的参考信号输出连接到参考信号输出端122。相位检测器108将参考分频器电路104的参考信号输出与反馈分频器114的反馈信号输出相比较。相位检测器108的输出表示反馈分频器114的反馈信号输出相对于参考分频器电路104的参考信号输出的相位频率误差。由相位检测器108生成的误差信号驱动电荷泵110。电荷泵110基于从相位检测器108接收的误差信号而产生电压，该电压经由连接到电荷泵输出端136本文也指控制电压输出端136和VCO控制电压输入端120的外部、内部或部分集成的低通滤波器以用于驱动VCO电路134。电荷泵110的输出耦合到电荷泵输出端136。电荷泵输出端136包括导电结构例如，引脚、焊盘或球，以用于将电荷泵110连接到诸如低通滤波器的电路。反馈分频器114经由接口电路126以可编程数值集合对VCO电路134的输出进行分频。在其中VCO电路134在PLLVCO集成电路100外部的情况下，VCO电路134的输出经由反馈输入端138接收。反馈输入端138包括用于将反馈分频器114连接到外部装置的导电结构例如，引脚、焊盘或球。增量求和调制器112改变反馈分频器114应用的除数，以允许通过反馈分频器114的非整数除法。VCO电路134包括VCO118、VCO控制电压输入端120以及VCO输出端124。VCO控制电压输入端120包括用于将VCO118连接到控制电压源例如经由低通滤波器的导电结构例如，引脚、焊盘或球。VCO输出端124包括用于将VCO118的输出连接到外部装置的导电结构例如，引脚、焊盘或球。VCO118经由驱动器140耦合到VCO输出端124。VCO118的一些实施方式包括多个VCO，其可例如基于待由VCO118输出的所选频率进行选择以提供VCO118的信号输出。VCO118还耦合到VCO控制电压输入端120，并且由VCO118生成的输出信号146的频率由通过PLLVCO集成电路100在VCO控制电压输入端120处接收的控制电压Vtune控制。VCO电路134还包括校准电路132。在一些实施方式中，校准电路132是PLL电路116的组件，或者PLLVCO集成电路100的子系统，该子系统与PLL电路116和VCO电路134分离。校准电路132调整VCO118的操作，以产生期望的输出频率。例如，给定期望的输出频率，校准电路132选择多个VCO中的一个以提供VCO118的输出。校准电路132将VCO118的输出频率例如，应用粗调整的多个VCO中的每个VCO与经由参考信号输入端102接收的参考频率相比较，并且选择电容器以应用于VCO118。为了选择用于连接到VCO118的电容器，校准电路132将VCO118与电荷泵110断开，因此由电荷泵110生成的控制电压不改变VCO118的频率。在VCO118与电荷泵110断开的情况下，校准电路132比较例如，经由相位检测器108VCO118的输出频率与在参考信号输入端102处接收的参考频率，并且反复地向VCO118应用不同的电容器例如，不同的电容值，直到获得最佳频率匹配。VCO118包括多个电容器，该多个电容器可切换地连接到VCO118的多个VCO中的每个，以调整VCO118的输出频率。在电容器选择期间，在一些实施方式中，应用于在参考信号输入端102处接收的参考频率的除数被设置为一。校准电路132还调整VCO118的输出的振幅作为VCO校准的一部分。图4示出VCO118的示例的框图。VCO118包括VCO402和电容器组408。VCO402包括多个VCO。例如，在图4中，示出了VCO404和VCO406。VCO402的各种实施方式包括两个以上VCO。校准信号144包括选择VCO402中的一个VCO以用于操作的VCO选择信号。电容器组408耦合到VCO402。电容器组408包括多个电容器。例如，在图4中，示出了电容器410和电容器412。电容器组408的各种实施方式包括两个以上电容器。可以选择电容器组408的一个或多个电容器用于连接到所选的VCO例如，VCO404，以调整所选VCO的操作频率。校准信号144包括选择电容器组408的一个或多个电容器以用于连接到所选VCO的电容器选择信号。现在回到图1，校准电路132连接到校准输入输出IO端130。校准信息经由校准IO端130提供到校准电路132。例如，在一些实施方式中，PLLVCO集成电路100的校准IO端130外部连接到相同PLLVCO集成电路100的校准控制输出端128或不同PLLVCO集成电路100的校准控制输出端128，以接收经由接口电路126接收的校准信息诸如期望的频率。类似地，在一些实施方式中，校准电路132经由校准IO端130向接口电路126提供校准状态例如，校准完成或其它信息。图2示出根据各种示例的利用为自动数字VCO校准而配置的PLLVCO集成电路100的两个实例实施的基于PLL的振荡器电路200的框图。为便于说明，在基于PLL的振荡器电路200中，PLLVCO集成电路100的第一实例被标识为PLLVCO集成电路202，并且PLLVCO集成电路100的第二实例被标识为PLLVCO集成电路204。在基于PLL的振荡器电路200中，PLLVCO集成电路202的PLL电路116提供PLL功能，PLLVCO集成电路202的接口电路126提供通信接口功能，并且PLLVCO集成电路204的VCO电路134提供VCO功能。在基于PLL的振荡器电路200中不使用PLLVCO集成电路202的VCO电路134。在PLLVCO集成电路204中，PLL电路116不用于控制VCO118。不使用PLLVCO集成电路204的接口电路126。基于PLL的振荡器电路200最小化了两个基于PLL的振荡器电路之间的相互连接。PLLVCO集成电路202的校准控制输出端128连接到PLLVCO集成电路204的校准IO端130，以形成数字通信链路210，该数字通信链路210使PLLVCO集成电路202和PLLVCO集成电路204之间能够进行数字通信。PLLVCO集成电路202不向PLLVCO集成电路204提供参考振荡器信号，并且PLLVCO集成电路202的参考信号输出端122不连接到PLLVCO集成电路204的参考信号输入端102。PLLVCO集成电路202的电荷泵输出端136耦合到PLLVCO集成电路204的VCO控制电压输入端120，以将由PLLVCO集成电路202的电荷泵110生成的控制电压提供到PLLVCO集成电路204的VCO118。PLLVCO集成电路204的VCO输出端124连接到PLLVCO集成电路202的反馈输入端138，以将VCO118的输出作为反馈提供到PLLVCO集成电路202的PLL电路116。在基于PLL的振荡器电路200中，控制器206例如，微控制器耦合到PLLVCO集成电路202的接口电路126，并且参考信号源208例如，参考振荡器耦合到PLLVCO集成电路202的参考信号输入端102。为了操作基于PLL的振荡器电路200，控制器206经由接口电路126与PLLVCO集成电路202通信，并将PLLVCO集成电路202设置成以数字主模式操作。将PLLVCO集成电路202设置成以数字主模式操作包括将PLLVCO集成电路202触发为经由数字通信链路210与PLLVCO集成电路204通信，这使PLLVCO集成电路204处于从属模式。在一些实施方式中，将PLLVCO集成电路202设置成以数字主模式操作包括根据数字主模式中的操作需要，对PLLVCO集成电路202和PLLVCO集成电路204的各种功能块切换电源。例如，在PLLVCO集成电路202中，PLL电路116的电路校准参考开关106除外通电，并且VCO电路134的电路断电。在PLLVCO集成电路204中，VCO电路134的电路通电，并且PLL电路116的电路断电。为校准PLLVCO集成电路204的VCO118，由控制器206提供的配置信息被PLLVCO集成电路202的接口电路126接收。配置信息包括待应用于PLL电路116的电路的各种设置，诸如参考分频器电路104、电荷泵110、增量求和调制器112以及反馈分频器114的设置，并且还包括PLLVCO集成电路204的信道分频器142的设置。PLLVCO集成电路202经由数字通信链路210将配置信息传递到PLLVCO集成电路204。控制器206经由接口电路126启动VCO118的校准。在自动数字VCO校准中，PLLVCO集成电路202经由数字通信链路210控制PLLVCO集成电路204的VCO118的校准。为校准PLLVCO集成电路204的VCO118，PLLVCO集成电路202选择VCO118的多个VCO中的每个例如，应用粗调整的多个VCO中的每个VCO以生成输出信号，并且在PLLVCO集成电路202的PLL电路116中将VCO118的输出与参考信号源208的输出相比较。例如，选择多个VCO中的中心频率最接近参考信号源208的输出频率的给定VCO以供使用。在VCO校准期间，PLLVCO集成电路204的VCO118与PLLVCO集成电路202的电荷泵110断开，使得所选VCO的频率不受由PLLVCO集成电路202的电荷泵110生成的控制电压的影响。PLLVCO集成电路204的VCO118包括具有不同电容值的电容器阵列。PLLVCO集成电路202将电容器中的不同电容器连接到给定VCO，并且通过PLLVCO集成电路202的PLL电路116，将所得的VCO输出频率与参考信号源208的输出频率相比较。PLLVCO集成电路202最终选择产生PLLVCO集成电路204的VCO118的输出频率和从参考信号源208接收的参考频率中的最佳匹配的电容器。PLLVCO集成电路202还将PLLVCO集成电路204的VCO118的输出的振幅调整为预定电压。当VCO118的校准完成时，PLLVCO集成电路202将PLLVCO集成电路204的VCO118连接到PLLVCO集成电路202的电荷泵输出端136，从而允许PLLVCO集成电路202的PLL电路116控制PLLVCO集成电路204的VCO118的频率。通过使用PLLVCO集成电路100的两个实例实施基于PLL的振荡器电路200，基于PLL的振荡器电路200将PLL电路116与VCO电路134隔离，并且降低VCO118的输出中伪音调的发生率。PLLVCO集成电路202和PLLVCO集成电路204之间的通信允许PLLVCO集成电路202以类似于单个集成电路实施方式的方式校准PLLVCO集成电路204的VCO118，从而减少了基于PLL的振荡器电路200的实施的成本。图3示出根据各种示例的利用为外部模拟VCO校准而配置的PLLVCO集成电路100的两个实例实施的基于PLL的振荡器电路300的框图。为了便于说明，在基于PLL的振荡器电路300中，PLLVCO集成电路100的第一实例被标识为PLLVCO集成电路302，并且PLLVCO集成电路100的第二实例被标识为PLLVCO集成电路304。在基于PLL的振荡器电路300中，PLLVCO集成电路302的PLL电路116提供PLL功能，并且PLLVCO集成电路304的VCO电路134提供VCO功能。没有使用PLLVCO集成电路302的VCO电路134。PLLVCO集成电路304的PLL电路116用于校准，但不用于基于PLL的振荡器电路300中的操作。在基于PLL的振荡器电路300中，没有提供PLLVCO集成电路302和PLLVCO集成电路304之间的数字通信链路。PLLVCO集成电路302向PLLVCO集成电路304提供参考信号，并且PLLVCO集成电路302的参考信号输出端122连接到PLLVCO集成电路304的参考信号输入端102。PLLVCO集成电路302的电荷泵输出端136耦合到PLLVCO集成电路304的VCO控制电压输入端120，以将由PLLVCO集成电路302的电荷泵110产生的控制电压提供到PLLVCO集成电路304的VCO118。PLLVCO集成电路304的VCO输出端124连接到PLLVCO集成电路302的反馈输入端138，以将VCO118的输出作为反馈提供到PLLVCO集成电路302的PLL电路116。在基于PLL的振荡器电路300中，控制器306例如，微控制器耦合到PLLVCO集成电路302的接口电路126和PLLVCO集成电路304的接口电路126。参考信号源308例如，参考振荡器耦合到PLLVCO集成电路302的参考信号输入端102。为操作基于PLL的振荡器电路300，控制器306经由相应的接口电路126与PLLVCO集成电路302和PLLVCO集成电路304通信，并且设置PLLVCO集成电路302的PLL电路116、PLLVCO集成电路304的PLL电路116和PLLVCO集成电路304的VCO电路134。控制器306为PLLVCO集成电路302的参考分频器电路104、电荷泵110、增量求和调制器112以及反馈分频器114提供配置设置。控制器306提供的配置设置与提供到PLLVCO集成电路302和PLLVCO集成电路304的那些配置设置相同。然而，PLLVCO集成电路304的参考分频器电路104被设置为除以1，使得从PLLVCO集成电路302接收的参考频率不进一步分频。控制器306还设置了PLLVCO集成电路304的信道分频器142。在基于PLL的振荡器电路300的一些实施方式中，配置PLLVCO集成电路302和PLLVCO集成电路304包括根据操作需要对PLLVCO集成电路302和PLLVCO集成电路304的各种功能块切换电源。例如，在PLLVCO集成电路302中，PLL电路116通电，并且VCO电路134断电。在PLLVCO集成电路304中，VCO电路134和PLL电路116通电，断电的校准电路132和校准参考开关106可能除外。经由各自集成电路的接口电路126，控制器306使各种电路通电或断电。在基于PLL的振荡器电路300中，控制器306控制PLLVCO集成电路304中的VCO118的校准。为启动PLLVCO集成电路304的VCO118的校准，控制器306闭合PLLVCO集成电路302的校准参考开关106，以将PLLVCO集成电路304的参考信号输入端102连接到PLLVCO集成电路302的参考分频器电路104的输出，从而将PLLVCO集成电路302的参考分频器电路104的输出处的参考频率提供到PLLVCO集成电路304。为校准PLLVCO集成电路304的VCO118，控制器306选择VCO118的多个VCO中的每个以生成输出信号，并且监测在PLLVCO集成电路304的PLL电路116中进行的VCO118的输出与参考分频器电路104的输出的比较。例如，在多个VCO中选择中心频率最接近参考分频器电路114的输出的给定VCO以供使用。在所选的VCO的校准期间，PLLVCO集成电路304的VCO118与PLLVCO集成电路302的电荷泵110断开，使得所选的VCO的频率不受由PLLVCO集成电路302的电荷泵110生成的控制电压的影响。PLLVCO集成电路304的VCO118包括具有不同电容值的电容器阵列。PLLVCO集成电路302将电容器中的不同电容器连接到给定VCO，并且得到的VCO输出频率在PLLVCO集成电路202的PLL电路116中与参考分频器电路104的输出相比较。控制器306最终选择产生PLLVCO集成电路204的VCO118的输出频率和参考分频器电路104的输出中的最佳匹配的电容器。控制器306还将PLLVCO集成电路304的VCO118的输出的振幅调整为预定电压。当VCO118的校准完成时，控制器306引起PLLVCO集成电路302断开校准参考开关106，从而将PLLVCO集成电路304的参考信号输入端102与PLLVCO集成电路302的参考分频器电路104的输出断开。控制器306还将PLLVCO集成电路304的VCO118连接到PLLVCO集成电路302的电荷泵输出端136，从而允许PLLVCO集成电路302的PLL电路116控制PLLVCO集成电路304的VCO118的频率。通过使用PLLVCO集成电路100的两个实例实施基于PLL的振荡器电路300，基于PLL的振荡器电路300将PLL电路116与VCO电路134隔离，并且降低在VCO118的输出中的伪音调的发生率。校准参考开关106允许由PLLVCO集成电路302提供的参考信号连接到PLLVCO集成电路304以用于校准并且针对正常操作而断开连接而不需求额外组件，从而减少基于PLL的振荡器电路300的实施的成本。在基于PLL的振荡器电路300的变体中，在PLLVCO集成电路302和PLLVCO集成电路304之间提供数字通信链路210，并且控制器306仅连接到PLLVCO集成电路302。在此类实施方式中，PLLVCO集成电路302的接口电路126耦合到PLLVCO集成电路304的校准电路132。电路设置经由数字通信链路210从PLLVCO集成电路302传递到PLLVCO集成电路304，参考信号经由PLLVCO集成电路302的校准参考开关106从PLLVCO集成电路302传递到PLLVCO集成电路304，并且PLLVCO集成电路304的VCO118的自动校准由PLLVCO集成电路304的校准电路132基于PLLVCO集成电路304的PLL电路116的输出进行控制。上述论述意在图示说明本发明的原理和各种示例。一旦完全理解上述论述，许多变化和修改对本领域技术人员而言将变得显而易见。旨在随附权利要求被解释为包含所有此类变化和修改。

权利要求：1.一种集成电路，其包括：锁相环电路即PLL电路，其包括：参考信号输入端；耦合到所述参考信号输入端的参考分频器电路；参考信号输出端；耦合到所述参考分频器电路和所述参考信号输出端的开关，所述开关被配置为可切换地将所述参考分频器电路连接到所述参考信号输出端；耦合到所述参考分频器电路的相位检测器；耦合到所述相位检测器的电荷泵；以及耦合到所述电荷泵的控制电压输出端；压控振荡器电路即VCO电路，其包括：控制电压输入端；耦合到所述控制电压输入端的VCO；耦合到所述VCO的校准电路；以及耦合到所述校准电路的校准输入输出端即校准IO端；以及包括校准控制输出端的接口电路。2.根据权利要求1所述的集成电路，其中所述开关耦合到所述接口电路，并且所述接口电路被配置为在所述VCO电路的校准期间闭合所述开关。3.根据权利要求2所述的集成电路，其中所述接口电路被配置为响应于所述VCO电路的校准完成断开所述开关。4.根据权利要求1所述的集成电路，其中所述VCO电路包括多个VCO，且所述校准电路被配置为基于通过所述PLL电路将所述VCO电路的输出与参考频率相比较，选择所述多个VCO中的至少一个VCO以供使用。5.根据权利要求1所述的集成电路，其中所述VCO电路包括多个电容值，并且所述校准电路被配置为基于通过所述PLL电路将所述VCO电路的输出与参考频率相比较，选择所述电容值中的至少一个电容值以应用于所述VCO电路中。6.根据权利要求1所述的集成电路，其中所述校准电路被配置为将经由所述校准IO端接收的配置信息提供到所述PLL电路。7.根据权利要求1所述的集成电路，其中所述接口电路被配置为与外部控制器数字通信，并且与所述集成电路的不同实例的所述校准电路数字通信。8.一种振荡器系统，其包括：第一集成电路；以及第二集成电路，其中所述第二集成电路和所述第一集成电路包括相同的电路；其中所述第一集成电路和所述第二集成电路中的每个包括：锁相环电路即PLL电路；压控振荡器电路即VCO电路；以及接口电路；其中：所述第一集成电路的所述PLL电路耦合到所述第二集成电路的所述VCO电路耦合；以及所述第一集成电路的所述接口电路控制所述第二集成电路的所述VCO电路的校准。9.根据权利要求8所述的振荡器系统，其中所述PLL电路包括：参考信号输入端；耦合到所述参考信号输入端的参考分频器电路；参考信号输出端；耦合到所述参考分频器电路和所述参考信号输出端的开关，所述开关被配置为可切换地将所述参考分频器电路连接到所述参考信号输出端；耦合到所述参考分频器电路的相位检测器；耦合到所述相位检测器的电荷泵；以及耦合到所述电荷泵的电荷泵输出端。10.根据权利要求8所述的振荡器系统，其中所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以控制所述第二集成电路的所述VCO电路的所述校准。11.根据权利要求8所述的振荡器系统，其中所述第二集成电路的所述VCO电路包括多个VCO，并且所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将所述VCO中的每个VCO的输出与参考频率相比较，以选择所述VCO中的一个VCO以供使用。12.根据权利要求8所述的振荡器系统，其中所述VCO电路包括多个电容值，并且所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将使用所述电容值中的每个电容值产生的所述VCO电路的输出与参考频率相比较，以选择所述电容值中的一个电容值应用在所述VCO电路中。13.根据权利要求8所述的振荡器系统，其中所述压控振荡器电路即VCO电路包括：控制电压输入端；耦合到所述控制电压输入端的VCO；耦合到所述压控振荡器的校准电路；以及耦合到所述校准电路的校准输入输出端即校准IO端。14.根据权利要求13所述的振荡器系统，其中所述第一集成电路的所述接口电路包括校准控制输出端；以及其中所述第一集成电路的所述校准控制输出端连接到所述第二集成电路的所述校准IO端。15.一种振荡器系统，其包括：第一集成电路；以及第二集成电路，其中所述第二集成电路和所述第一集成电路包括相同的电路；其中所述第一集成电路和所述第二集成电路中的每个包括：锁相环电路即PLL电路，其包括；参考信号输入端；参考分频器电路；参考信号输出端；以及被配置成可切换地将所述参考分频器电路的输出连接到所述参考信号输出端的开关；以及压控振荡器电路即VCO电路；其中：所述第一集成电路的所述PLL电路耦合到所述第二集成电路的所述VCO电路；以及所述第一集成电路的所述参考信号输出端耦合到所述第二集成电路的所述参考信号输入端。16.根据权利要求15所述的振荡器系统，其中所述第一集成电路被配置为在所述第二集成电路的所述VCO电路的校准期间闭合所述开关。17.根据权利要求15所述的振荡器系统，其中所述第一集成电路和所述第二集成电路中的每个包括被配置为与外部控制器通信的接口电路，并且所述第一集成电路和所述第二集成电路中的每个的所述接口电路耦合到所述外部控制器。18.根据权利要求17所述的振荡器系统，其中所述外部控制器被配置为，基于通过所述第二集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以校准所述第二集成电路的所述VCO电路。19.根据权利要求15所述的振荡器系统，其中所述第一集成电路和所述第二集成电路中的每个包括：被配置为与外部控制器通信的接口电路，以及被配置为控制所述VCO电路的校准的校准电路；其中：所述第一集成电路的所述接口电路耦合到所述外部控制器；所述第二集成电路的所述接口电路不耦合到所述外部控制器；以及所述第一集成电路的所述接口电路通信地耦合到所述第二集成电路的所述校准电路。20.根据权利要求19所述的振荡器系统，其中所述第二集成电路的所述校准电路被配置为，基于通过所述第二集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以校准所述第二集成电路的所述VCO电路。

百度查询： 德克萨斯仪器股份有限公司 锁相环集成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD