申请/专利权人：兰州大学

申请日：2020-07-10

公开（公告）日：2024-03-22

公开（公告）号：CN111814495B

主分类号：G06F40/58

分类号：G06F40/58;G06F40/126

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2020.11.10#实质审查的生效;2020.10.23#公开

摘要：本发明涉及一种基于SVG的电路图到盲文转换方法及系统，所述方法至少包括：基于SVG文件生成电路图中元器件的基本属性；基于所述基本属性生成元器件类，并判断是否包含并联电路；若包含并联电路，则基于所述元器件类进行并联电路处理以生成并联电路类，其中，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；基于所述元器件类和或并联电路类进行主电路处理以生成盲文ASCII码电路图。

主权项：1.一种基于SVG的电路图到盲文转换方法，其特征在于，所述方法至少包括：基于SVG文件生成电路图中元器件的基本属性；基于所述基本属性生成元器件类，并判断是否包含并联电路，其中，若包含并联电路，则基于所述元器件类进行并联电路处理以生成并联电路类，其中，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；基于所述元器件类和或并联电路类进行主电路处理以生成盲文ASCII码电路图；其中，基于所述元器件类进行并联电路处理以生成并联电路类的步骤包括：基于核心点坐标属性生成连接点组；基于所述连接点组生成并联电路核心线组；基于所述并联电路核心线组判断并联电路方向，并基于线路连接顺序选取并联电路四角核心线；基于所述并联电路方向以及并联电路四角核心线生成并联电路组；基于所述并联电路组生成并联电路类；基于并联电路组生成并联电路类的步骤至少包括：基于并联电路组以及并联电路内的元器件类的基本属性，构建并联电路ASCII码属性，其中，所述元器件类的基本属性至少包括元器件的类型、下标以及核心点坐标，所述并联电路ASCII码属性至少包括并联电路幕布ASCII码属性和并联电路的电路框ASCII码属性；基于并联电路ASCII码属性生成并联电路电子元器件ASCII码属性；基于并联电路ASCII码属性和并联电路电子元器件ASCII码属性生成并联电路ASCII码；基于并联电路ASCII码生成并联电路类。

全文数据：

权利要求：

百度查询： 兰州大学 一种基于SVG的电路图到盲文转换方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD