申请/专利权人：华中师范大学

申请日：2021-10-28

公开（公告）日：2024-03-22

公开（公告）号：CN114019857B

主分类号：G05B19/042

分类号：G05B19/042

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2022.02.25#实质审查的生效;2022.02.08#公开

摘要：本发明涉及一种高精度相位调节与测量系统及方法，尤其是涉及一种基于相位内插的高精度相位调节与测量系统及方法。包括采样时钟产生模块：基于赛林斯FPGA内高速收发器的相位调节模块生成采样时钟fs；相位计数器：由生成的采样时钟fs控制的计数器，计数器的值代表相位值；被测通道：用于测量被测时钟的相位；本发明采用赛林斯FPGA内高速收发器中的相位内插模块，匀速高分辨率地调节其输出时钟相位，等效产生晃动小的新时钟。相比于采用片内普通锁相环PLL，该时钟抖动小约5倍。该测量系统的分辨率可接近1皮秒，相位测量精度可小于500飞秒。

主权项：1.一种基于相位内插的高精度相位调节与测量系统，其特征在于，包括:采样时钟产生模块：基于赛林斯FPGA内高速收发器的相位调节模块生成采样时钟fs；相位计数器：由生成的采样时钟fs控制的计数器，计数器的值代表相位值；被测通道：用于测量被测时钟的相位；被测通道包括：延时器：代表实际被测时钟相对于输入参考时钟fin的待测定的相位偏差值；采样器：由采样时钟fs对被测时钟进行采样，采样结果送往信号边沿寻找模块；信号边沿寻找模块：去除噪声导致的采样抖动，获取沿所处的相位值；平均器：进行多次测量后，输出所得相位均值；采样时钟产生模块包括：锁相环：用于产生输入参考时钟fin的倍频时钟N*fin；相位内插模块：用于持续精细移动倍频时钟N*fin的相位，产生具有细微频率差的时钟N*fs；分频器：用于产生N*fs的分频时钟即采样时钟fs。

全文数据：

权利要求：

百度查询： 华中师范大学 一种基于相位内插的高精度相位调节与测量系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD