申请/专利权人：株式会社半导体能源研究所

申请日：2017-08-23

公开（公告）日：2024-03-22

公开（公告）号：CN109565277B

主分类号：H03K19/0175

分类号：H03K19/0175;G09G3/20;G09G3/3233;G09G3/36;H03F3/45;H04L25/02

优先权：["20160830 JP 2016-167915"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2019.09.20#实质审查的生效;2019.04.02#公开

摘要：缩短接收差分信号的接收器的传送延迟时间。在接收器的输入级设置有第一放大器电路，在接收器的输出级设置有第二放大器电路。第一放大器电路是差分输入、差分输出的放大器电路。第二放大器电路是差分输入、单端输出的放大器电路。第一放大器电路和第二放大器电路分别被输入作为高电平电源电压和低电平电源电压的第一电源电压和第二电源电压。第一放大器电路的差分对的晶体管的耐压比包括在第一放大器电路中的其他晶体管以及包括在第二放大器电路中的晶体管的耐压高。

主权项：1.一种接收器，被构成为接收第一差分信号并输出第一单端信号，包括：第一输入端子；第二输入端子；第一输出端子；第一放大器电路；以及第二放大器电路，其中，所述第一输入端子以及所述第二输入端子是所述第一差分信号的输入端子，其中，所述第一输出端子是所述第一单端信号的输出端子,其中，所述第一放大器电路是差分输入、差分输出放大器电路，其中，所述第二放大器电路是差分输入、单端输出放大器电路，其中，所述第一放大器电路的两个输入端子中的一个与所述第一输入端子电连接，另一个与所述第二输入端子电连接，其中，所述第一放大器电路的两个输出端子中的一个与所述第二放大器电路的两个输入端子中的一个电连接，另一个与所述第二放大器电路的另一个输入端子电连接，其中，所述第二放大器电路的输出端子与所述第一输出端子电连接，其中，所述第一放大器电路的差分对包括第一晶体管以及第二晶体管，其中，所述第二放大器电路的差分对包括第三晶体管以及第四晶体管，其中，所述第一晶体管以及所述第二晶体管的耐压高于所述第三晶体管以及所述第四晶体管的耐压，其中，所述第一放大器电路包括第五晶体管以及第六晶体管，其中，所述第二放大器电路包括第七晶体管以及第八晶体管，其中，所述第五晶体管被构成为生成供应到所述第一放大器电路的所述差分对的第一偏置电流，其中，所述第六晶体管被构成为关闭所述第五晶体管，其中，所述第七晶体管被构成为生成供应到所述第二放大器电路的所述差分对的第二偏置电流，并且其中，所述第八晶体管被构成为关闭所述第七晶体管。

全文数据：接收差分信号的接收器、包括接收器的IC以及显示装置技术领域本发明的说明书、附图以及权利要求书以下总称为“本说明书等”涉及一种半导体装置、电子部件、电子设备、它们的工作方法和它们的制造方法。本发明的一个实施方式的技术领域的例子包括半导体装置、存储装置、处理装置、开关电路比如功率开关、布线开关等、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、输入装置、拍摄装置、上述的驱动方法、以及上述的制造方法。背景技术1差分传输方式是传输数据的方式。作为典型的差分传输方式，已知有低电压差分信号LVDS参考非专利文献1、2。例如，在专利文献1中公开了使适合于LVDS规格的接收器以下称为“LVDS接收器”能够将接收的信号输出到电源电压不同的内部电路而不使用电平转换电路的技术。显示装置的清晰度在不断提高。显示装置的清晰度的提高在很多情况下导致用于对显示装置传输图像信号的布线数量的增加或者功耗的增加等。另外，清晰度高的显示装置容易受到电磁干扰EMI等噪音的影响而容易使显示品质降低。为了解决上述问题，大多采用LVDS接收器作为接收图像信号的接口电路。2提出了在1个子像素中设置有液晶元件和发光元件的混合型显示装置参考专利文献2至4。[参考文献][专利文献][专利文献1]日本专利申请公开第2004-112424号[专利文献2]日本专利申请公开第2003-157026号[专利文献3]PCT国际公开第2004053819号[专利文献4]PCT国际公开第2007041150号[非专利文献][非专利文献1]AndreaBoni，etal.“LVDSIOInterfaceforGbs-per-PinOperationin0.35-μmCMOS”，IEEEJ.Solid-StateCircuits，2001，vol.36，no.4，pp.706-711[非专利文献2]FeiZhao，etal.“ALVDSTransceiverChipDesignin0.5umCMOSTechnology”，CongressonImageandSignalProcessing，2008CISP’08，vol.1，pp.124-127发明内容本发明的一个实施方式的目的之一是：提高接收器的工作频率；缩短接收器的传送延迟时间；提供不需要设置电平转换器的接收器；提供能够以与发送信号的内部电路相同的电源电压工作的接收器；或者降低接收器的功耗等。注意，多个目的的记载不妨碍彼此的目的的存在。本发明的一个实施方式并不需要实现所有上述目的。上述列举的目的以外的目的从说明书、附图、权利要求书等的记载中自然得知，而这种目的有可能为本发明的一个实施方式的目的。1本发明的一个实施方式是一种被构成为接收第一差分信号并输出第一单端信号的接收器。该接收器包括第一输入端子、第二输入端子、第一输出端子、第一放大器电路以及第二放大器电路。第一输入端子以及第二输入端子是第一差分信号输入端子。第一输出端子是第一单端信号的输出端子。第一放大器电路是差分输入、差分输出的放大器电路。第二放大器电路是差分输入、单端输出的放大器电路。第一放大器电路的两个输入端子中的一方与第一输入端子电连接，另一方与第二输入端子电连接。第一放大器电路的两个输出端子中的一方与第二放大器电路的两个输入端子中的一方电连接，另一方与第二放大器电路的另一方输入端子电连接。第二放大器电路的输出端子与第一输出端子电连接。第一放大器电路以及第二放大器电路分别被供应第一电源电压、第二电源电压。第一电源电压是高电平电源电压。第二电源电压是低电平电源电压。第一放大器电路的差分对包括第一晶体管以及第二晶体管。第一晶体管以及第二晶体管的耐压比包括在第一放大器电路中的其他晶体管以及包括在第二放大器电路中的晶体管的耐压高。2本发明的一个实施方式是能够接收差分信号的IC。该IC包括上述实施方式1的接收器。3本发明的一个实施方式是用于控制显示装置的显示控制器IC。该显示控制器IC包括具有接收图像信号功能的接口电路。该接口电路包括上述实施方式1的接收器。4本发明的一个实施方式是具有驱动显示装置的源极线的功能的驱动器IC。该驱动器IC包括具有接收图像信号功能的接口电路。该接口电路包括上述实施方式1的接收器。在本说明书等中，“第一”、“第二”、“第三”等序数词有时用于表示顺序。或者序数词有时是为了避免构成要素的混淆而使用，不是为了限定构成要素的数目或顺序。例如在说明本发明的一个实施方式时可以用词句“第二”或“第三”替代词句“第一”。在本说明书等中，半导体装置是指利用半导体特性的装置，这意味着包括半导体元件晶体管、二极管、光电二极管等的电路及包括该电路的装置等。另外，半导体装置意味着能够利用半导体特性而工作的任何装置。例如，集成电路、具备集成电路的芯片以及在封装中容纳有芯片的电子部件是半导体装置的例子。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等有时本身是半导体装置，或者有时各包括半导体装置。在本说明书等中，记载“X与Y连接”表示如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于预定的连接关系，例如不局限于附图或文中所示的连接关系，其他的连接关系包括在附图或文中。在此，X和Y都是对象物例如，装置、元件、电路、布线、电极、端子、导电膜、层等。晶体管包括三个端子：栅极、源极以及漏极。栅极被用作控制晶体管的导通状态的控制端子。根据晶体管的沟道类型或者供应到各端子的电位电平，将两个输入输出端子中的一个用作源极而将另一个用作漏极。因此，在本说明书等中，词句“源极”和“漏极”可以互相调换。在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子。节点可以根据电路结构和装置结构等换称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以换称为节点。电压大多是指某个电位与标准电位例如，接地电位GND或源电位之间的电位差。由此，可以将电压换称为电位。注意，电位具有相对值，因此，GND并不一定是指0V。在本说明书等中，词句“膜”和“层”可以根据情形或状况相互调换。例如，有时可以将词句“导电层”调换为词句“导电膜”。例如，有时可以将词句“绝缘膜”调换为词句“绝缘层”。根据本发明的一个实施方式可以：提高接收器的工作频率；缩短接收器的传送延迟时间；提供不需要设置电平转换器的接收器；提供以与发送信号的内部电路相同的电源电压工作的接收器；或者降低接收器的功耗等。多个效果的记载不妨碍其他效果的存在。本发明的一个实施方式不需要具有所有上述效果。在本发明的一个实施方式中，上述目的以外的目的、上述效果以外的效果以及新特征从本说明书的记载及附图中自然得知。附图说明图1A示出使用差分信号方式的信号传输系统的示意图，图1B以及图1C是各示出接收器的结构实例的电路图。图2是示出接收器的结构实例的电路图。图3是示出接收器的结构实例的电路图。图4是示出接收器的结构实例的电路图。图5是示出接收器的结构实例的电路图。图6是示出接收器的结构实例的电路图。图7是示出偏置电压生成电路的结构实例的电路图。图8是示出LVDS接收器IC的结构实例的方框图。图9是示出LVDS接收器IC的结构实例的方框图。图10A是示出显示系统的结构实例的方框图，图10B是示出显示控制器IC的结构实例的方框图。图11A是示出像素阵列的结构实例的电路图，图11B是示出显示装置的显示原理的示意图。图12是示出像素阵列的结构实例的电路图。图13A及图13B是各示出像素阵列的结构实例的电路图。图14是示出LVDS接收器单元的结构实例的方框图。图15是示出显示控制器IC的结构实例的方框图。图16是示出源驱动器电路的结构实例的方框图。图17A是示出开关阵列的结构实例的方框图，图17B以及图17C是各示出开关电路的结构实例的电路图。图18A是示出开关阵列的结构实例的方框图，图18B是示出开关电路的结构实例的电路图。图19是示出显示系统的结构实例的方框图。图20A是示出显示控制器IC的结构实例的方框图，图20B是示出源驱动器IC的结构实例的方框图。图21A是示出显示系统的结构实例的方框图，图21B是示出触摸传感器装置的结构实例的方框图。图22A至图22G示出电子设备的结构实例。图23A至图23E示出电子设备的结构实例。图24A示出车载电子设备的结构实例，图24B以及图24C示出医用显示装置的结构实例。图25是示出DOSRAM的结构实例的方框图。图26A是示出存储器单元阵列的结构实例的方框图，图26B是示出存储器单元的结构实例的电路图。图27是示出DOSRAM的结构实例的截面图。图28A及图28B是各示出晶体管的结构实例的截面图。图29是示出显示装置的结构实例的截面图。图30是示出显示装置的结构实例的截面图。图31A至图31C示出模拟结果：图31A示出输入的差分时钟信号的波形；图31B示出图3的接收器的输出信号的波形；图31C示出图34的接收器的输出信号的波形。图32A至图32C示出模拟结果：图32A示出输入的差分时钟信号的波形；图32B示出图3的接收器的输出信号的波形；图32C示出图34的接收器的输出信号的波形。图33是示出比较例的接收器的结构实例的电路图。图34是示出比较例的接收器的结构实例的电路图。具体实施方式下面，对本发明的实施方式以及实施例进行说明。注意，本发明的一个实施方式不局限于以下说明，所属技术领域的普通技术人员很容易地理解一个事实，就是可以在不脱离本发明的宗旨及其范围的条件下进行各种改变和变更。因此，本发明的一个实施方式不应该被解释为仅限定在以下所示的实施方式及实施例的记载中。以下所示的任何实施方式以及实施例可以适当地组合。当在一个实施方式或一个实施例中示出多个结构实例包括制造方法实例和工作方法实例等时，可以适当地相互组合任何结构实例，或者也可以适当地与其他实施方式及其他实施例中的1个或多个结构实例组合。在附图中，有时使用同一符号表示同一构成要素或具有相同功能的构成要素、使用同一材料形成的构成要素或同时形成的构成要素。并省略重复说明。在本说明书中，有时将高电源电压VDD简称为“电位VDD”、“VDD”等。其他构成要素例如，信号、电压、电路、元件、电极、布线等也是同样的。在多个构成要素使用同一符号表示并且需要互相被区别时，有时对符号附加“_1”，“_2”，“〈j〉”，“[i，j]”等。例如，多个布线GLL中的一个可以区别地表示为布线GLL〈2〉等，布线中的任意布线表示为布线GLL。[实施方式1]图1A示出使用差分信号传输数字信号的系统差分传输系统的概要。在此说明LVDS为差分传输方式的例子。在图1A所示的差分传输系统90中，接收侧的接口IF电路102包括接收器RX100，发送侧的接口电路106包括变送器TX105。变送器105将单端信号转换为差分信号。差分信号通过传输媒体108被发送到接收器100。变送器105具有将单端数字信号转换为差分信号的功能。从变送器105输出的差分信号通过传输媒体108输入到接收器100。传输媒体108包括2个布线。电阻器Rt是接收侧的终端电阻器，具有与传输媒体108的特性阻抗匹配的电阻值。根据LVDS规格，电阻器Rt为100Ω的电阻器。具体而言，变送器105将±3.5mA的差分电流信号发送到传输媒体108。在使差分电流信号流至100Ω的电阻器Rt时，电压差为350mV1.075V至1.425V的差分电压信号被输入到接收器100。接收器100检测出差分电压信号而将其转换为单端信号。接收器100所生成的单端信号被输入到接收侧的内部电路。《接收器100》图1B示出接收器100的结构实例。接收器100包括端子INP、INN、OUT。在接收器100的输入级设置有放大器电路110，在接收器100的输出级设置有放大器电路120。端子INP、INN是差分信号的输入端子，电连接于传输媒体108。端子INN的输入信号是端子INP的输入信号的反向信号，相位差是180°。端子OUT是单端信号的输出端子，电连接于接收侧的内部电路103。放大器电路110、120被输入电源电压Vddd、Vssd。Vddd是高电平电源电压，Vssd是低电平电源电压。电源电压Vddd、Vssd可以与连接于接收器100的后级的内部电路103的高电平电源电压、低电平电源电压相同。电源电压Vddd表示数据“1”，电源电压Vssd表示数据“0”。放大器电路110是差分输入、差分输出的放大器电路，并包括端子INP1、INN1、OUTP1、OUTN1。放大器电路120是差分输入、单端输出的放大器电路，并包括端子INP2、INN2、OUT2。端子INP1、INN1分别电连接于端子INP、INN。端子INP2、INN2分别电连接于端子OUTP1、OUTN1。端子OUT2电连接于端子OUT。放大器电路110放大输入到端子INP、INN的差分信号并生成差分信号。生成的差分信号从端子OUTP1、OUTN1输出。放大器电路120具有将输入到端子INP2、INN2的差分信号转换为单端信号的功能。由放大器电路120生成的单端信号经过端子OUT2从端子OUT输出。放大器电路120具有比较电路的功能，根据端子INP2、INN2的电压输出高电平电压信号或低电平电压信号。图1C示出放大器电路110的电路结构的例子。放大器电路110包括晶体管NM1、NM2、电流源112、负载电路113。晶体管NM1、NM2构成放大器电路110的差分对111。晶体管NM1、NM2的每一个为n沟道型晶体管以下表示为“NMOS”。电流源112是用于将偏置电流Iss供应给差分对111的恒电流源。例如，电流源112包括NMOS。负载电路113将负载Rd1、Rd2施加到晶体管NM1、NM2。例如，负载电路113包括电阻器或晶体管。以下为了帮助理解本实施方式的接收器的结构、效果等，将接收器100与比较例的接收器进行对比而说明。图33示出比较例的接收器。图33所示的接收器900设置在接口电路902中。由接收器900生成的单端信号输入到内部电路903。在此示出的一个例子中，接口电路102、902的每一个的电源电压Vdda、Vssa分别为3.3V、0V，内部电路103、903的每一个的电源电压Vddd、Vssd分别为1.2V、0V。接收器900包括端子INP、INN、OUT、放大器电路910、920、电平转换器930。放大器电路910的差分对911包括晶体管PM1、PM2。晶体管PM1、PM2的每一个是p沟道型晶体管以下表示为“PMOS”。放大器电路910、920被输入与接口电路902相同的电源电压Vdda、Vssa。接收器100、900、内部电路103、903所包括的晶体管各具有对应工作电压的耐压。在本说明书中，如果没有特别说明，晶体管的耐压是指能施加到源极-栅极间以及漏极-源极间的最大电压。在此为了方便起见，将以电源电压Vddd＝1.2V工作的晶体管称为低电压LV装置，并将以电源电压Vdda＝3.3V工作的晶体管称为中电压MV装置。也就是说，MV装置具有比LV装置高的耐压。另外，有时将Vddd、Vdda的电压电平分别表示为LV电平、MV电平。通过增加栅极绝缘层的厚度或增加沟道长度等，可以提高晶体管的耐压。MV装置和LV装置可以根据Cox每单元面积的栅极电容的大小被区别。Cox大的晶体管是LV装置，Cox小的晶体管是MV装置。放大器电路910、920包括MV装置，并被供应电源电压Vdda、Vssa。放大器电路910放大振幅为350mV的差分信号，由此生成MV电平的差分信号。放大器电路910包括差分对911、电流源912。差分对911由2个PMOS构成。电流源912是差分对911的偏置电流的电流源，例如包括PMOS。放大器电路920将被输入的差分信号转换为单端信号。放大器电路920的输入信号、输出信号的电压是MV电平。内部电路903包括LV装置。设置电平转换器930以将接收器900的输出信号的电压电平从MV电平降到LV电平。为此，电平转换器930在输入级包括MV装置并在输出级包括LV装置。输入级使MV电平信号的电平下降，由此生成LV电平信号。输出级对LV电平信号的波形进行整形。由于晶体管的开启状态电阻与Cox成反比，所以MV装置的最大工作频率比LV装置低。因此，接收器900的最大工作频率以及传送延迟时间依赖于包括在接收器900中的MV装置的频率特性。尤其是，以1.2V驱动电平转换器930的MV装置是妨碍最大工作频率的提高以及传送延迟时间的缩短的主要原因之一。因此，本实施方式的目的是提供一种无需在输出级设置电平转换器的接收器。图1B和图1C所示的接收器100就是这种接收器的一个例子。在此，假设为：接口电路102的电源电压Vdda、Vssa分别为3.3V、0V，内部电路103的电源电压Vddd、Vssd分别为1.2V、0V。放大器电路110、120的高电平、低电平电源电压分别是与内部电路103的电源相同的电压Vddd、Vssd。因此，放大器电路110、120的输出电平不超过电源电压Vddd。在放大器电路110中，差分对111的晶体管NM1、NM2为MV装置，其他的晶体管为LV装置。使用MV装置构成差分对111是因为输入到端子INP、INN的差分信号的最大电压比电源电压Vddd高，即为1.425V，并是因为接口电路102的电源电压为Vdda而差分对111有可能被施加电压Vdda。由于输入到差分对111的差分信号的电压范围为1.075V至1.425V，电源电压Vddd为1.2V。所以，晶体管NM1、NM2为NMOS。这是因为当差分对111由PMOS构成时，差分对111无法在输入电压的所有范围中正常工作。出于同样理由，放大器电路910的差分对911由PMOS构成。由于放大器电路110的差分对111由NMOS构成，所以放大器电路120的差分对由PMOS构成。在放大器电路110中，晶体管NM1、NM2以外的晶体管由于不被施加超过1.2V的电压，所以为LV装置。因为可以使放大器电路110的输出为该输出能够输入到LV装置的电平，所以放大器电路120的所有晶体管可以为LV装置。因此，由于也可以将放大器电路120的输出设定为该输出能够输入到LV装置的电压电平，所以无需设置用来降低放大器电路120的输出信号的电平的电平转换器。另外，通过仅使放大器电路110的差分对111由MV装置构成，可以用单电源电压驱动放大器电路110和放大器电路120。在接收器100中，差分对111接收从变送器105发送来的差分信号。因此，晶体管NM1、NM2可以是MV装置以具有高耐压，其他晶体管可以是频率特性更优越的LV装置。因此，可以提高接收器100的工作频率，并缩短其传送延迟时间。无需在接收器100的输出级设置电平转换器，这显著地有助于工作频率的提高及传送延迟时间的缩短。其大部分使用LV装置构成的接收器100可以具有电路面积及功耗的减少等效果。放大器电路110、120各可以为单电源放大器电路。放大器电路110优选具有高输入输出线性。放大器电路120优选具有轨对轨输出能力。以下示出接收器的几个具体的电路结构实例。《接收器140》图2示出接收器的结构实例。接收器140包括放大器电路150、160、端子INP、INN、OUT、VH、VL、NCAS、PCAS、NBIAS、PBIAS。放大器电路150是折叠式共源共栅运算放大器。放大器电路160是缓冲运算放大器。端子INP、INN是差分信号的输入端子，端子OUT是单端信号的输出端子。端子VH是电源电压Vddd的输入端子，端子VL是电源电压Vssd的输入端子。端子NCAS、PCAS、NBIAS、PBIAS的每一个是偏置电压的输入端子。端子NCAS、PCAS、NBIAS、PBIAS分别被输入电压Vcs1、Vcs2、Vbs1、Vbs2。放大器电路150包括晶体管NM11、NM12、NL13、NL14、PL11-PL14、电阻器R11、R12。晶体管NM11、NM12为MV装置，晶体管NL13、NL14、PL11-PL14为LV装置。晶体管NM11、NM12构成差分对。在此，由晶体管NM11、NM12构成的差分对被表示为差分对NM11、NM12。其他的构成要素也是同样的。晶体管NL13构成向差分对NM11、NM12供应偏置电流Iss1的电流源。晶体管NL14为共源共栅晶体管。有时不一定需要设置晶体管NL14。晶体管PL11、PL12为共源共栅晶体管。晶体管PL13为生成偏置电流Iss2的电流源，晶体管PL14为生成偏置电流Iss3的电流源。在此，晶体管PL13、PL14用作向差分对NM11、NM12以及晶体管PL11、PL12供应偏置电流的负载电流源。电阻器R11、R12用作晶体管PL11、PL12的负载电阻。注意，也可以代替电阻器R11设置包括1个或者多个NMOS的负载电流源。电阻器R12也与此同样。如图2所示那样，在使用线形元件构成晶体管PL11、PL12的负载时，可以提高放大器电路150的线形性。放大器电路160包括晶体管PL21-PL25、NL24-NL29。晶体管PL21-PL25、NL24-NL29为LV装置。放大器电路160为2级运算放大器。输入级的放大器电路是差分输入、差分输出放大器电路，包括晶体管PL21-PL23、NL26-NL29。输出级的放大器电路是差分输入、单端输出放大器电路，包括晶体管PL24、PL25、NL24、NL25。输入级晶体管PL21、PL22构成输入级的差分对。晶体管PL23构成向差分对PL21、PL22供应偏置电流Iss4的电流源。由晶体管NL26、NL27构成电流镜电路，由晶体管NL28、NL29构成电流镜电路。电流镜电路NL26、NL27、NL28、NL29分别用作向差分对PL21、PL22供应偏置电流Iss5、Iss6的电流负载。输出级晶体管NL24、NL25构成电流镜电路，晶体管PL24、PL25构成电流镜电路。电流镜电路PL24、PL25具有将偏置电流Iss7、Iss8供应到差分对NL24，NL25的功能。接收器140的输入级为折叠式共源共栅运算放大器。折叠式共源共栅运算放大器的增益线性度高，但是为低增益。因此，通过在接收器140的输出级设置缓冲运算放大器，可以使端子OUT的电压振幅为接收器140的输出所要求的|Vddd-Vssd|。输入级的放大器电路150将输入到端子INP、INN的差分信号线性放大并输出被放大的信号。也就是说，放大器电路150具有将差分信号线性放大为放大器电路160能够检测出的振幅的功能。输出级的放大器电路160具有将输入的差分信号转换为单端信号的功能，而且优选具有将输入的差分信号的电压电平高速放大到电源轨的电压电平的功能。《接收器141》图3示出接收器的结构实例。接收器141包括放大器电路151、161、端子INP、INN、OUT、VH、VL、NCAS、PCAS、NBIAS、PBIAS、STBY、STBYB。接收器141是接收器140的变形例子，作为工作模式有待机模式。以下以接收器141的与接收器140的不同之处为中心进行说明。端子STBY、STBYB是信号STBE、STBEB的输入端子。信号STBE、STBEB是待机使能信号。信号STBEB是信号STBE的反向信号。当输入“H”的信号STBE时，接收器141转成待机模式。接收器141包括晶体管NL31-NL34、PL31-PL33。这些晶体管的每一个为LV装置，用作使构成接收器141内的电流源的晶体管成为关闭状态的开关。具体而言，晶体管PL31控制电源电压Vddd的电源线和晶体管PL13、PL14、PL23的栅极之间的电导通。晶体管NL33控制电源电压Vssd的电源线和晶体管NL26、NL27的栅极之间的电导通。其他晶体管也具有相同功能。放大器电路151是放大器电路150的变形例子，是除了放大器电路150的构成要素之外还包括晶体管NL31、NL32、PL31、PL32的电路。放大器电路161是放大器电路160的变形例子，是除了放大器电路160的构成要素之外还包括晶体管NL33、NL34、PL33的电路。待机模式信号STBE为“H”信号STBEB为“L”时，在放大器电路151中，3个共源共栅晶体管晶体管NL14、PL11、PL12成为关闭状态，3个电流源晶体管NL13、PL13、PL14成为关闭状态。在放大器电路161中，各电流源晶体管PL23、电流镜电路NL26、NL27、NL28、NL29、NL24、NL25PL24、PL25成为关闭状态。因此，在待机模式中，由于接收器141内的所有电流源都停止，所以可以有效地降低接收器141的耗电量。例如，在电源电压Vddd为1.2V且Vssd为0V时，接收器141的耗电量在主动模式中为几mA至几十mA，可以在待机模式中将其降低到几nA至几十nA。通过适当地选择设置晶体管NL31-NL34、PL31-PL33中的哪一个，可以实现待机模式。例如，可以仅设置晶体管NL31、PL31。在此情况下，在待机模式中，可以使偏置电流Iss1的电流源NL31和偏置电流Iss3的电流源PL23停止，因此可以使放大器电路151、161停止。在待机模式中，接收器141的端子OUT的逻辑是不确定的。如果需要，则可以将用于确定待机模式的端子OUT的逻辑的电路设置在接收器141中。图4至图6示出该结构的例子。《接收器142》图4所示的接收器142除了接收器141的构成要素之外还包括输出级的上拉电路172。上拉电路172包括晶体管PL42。晶体管PL42为LV装置。由于在待机模式中晶体管PL42为开启状态，所以可以将端子OUT的电压电平固定为电源电压Vddd。《接收器143》图5所示的接收器143除了接收器141的构成要素之外还包括输出级的下拉电路173。下拉电路173包括晶体管NL42。晶体管NL42为LV装置。由于在待机模式中晶体管NL42为开启状态，所以可以将端子OUT的电压电平固定为电源电压Vssd。《接收器144》图6所示的接收器144除了接收器141的构成要素之外还包括输出级的锁存电路174。锁存电路174由LV装置构成。锁存电路174包括时钟控制反相器175、176、反相器177、178。信号STBE为“L”时，时钟控制反相器175为有效状态，信号STBE为“H”时，时钟控制反相器176为有效状态。接收器144为主动模式信号STBE为“L”时，放大器电路161的输出经过时钟控制反相器175、反相器177，从端子OUT输出。此时，锁存电路174用作由2级的反相器构成的缓冲电路。接收器144为待机模式信号STBE为“H”时，锁存电路174为有效状态。信号STBE为“H”时，时钟控制反相器175为非有效状态，放大器电路161的输出端子和端子OUT互不电连接。时钟控制反相器176为有效状态，时钟控制反相器176和反相器178构成锁存电路。该锁存电路保持即将待机模式之前的反相器177的输入信号。因此，在待机模式中，接收器144的端子OUT的逻辑被固定为即将待机模式之前的端子OUT的逻辑。可以在图2所示的接收器140的输出级设置上拉电路172、下拉电路173、或者锁存电路174。《偏置电压生成电路180》在此说明向接收器140供应偏置电压Vbs1、Vbs2、Vcs1、Vcs2的偏置电压生成电路。图7所示的偏置电压生成电路180作为工作模式包括待机模式。偏置电压生成电路180被输入电源电压Vddd、Vssd、参考电流Iref、信号STBE、STBEB。偏置电压生成电路180生成对应于参考电流Iref的偏置电压Vbs1、Vcs1、Vbs2、Vcs2。例如，参考电流Iref由能隙参考电路生成。偏置电压生成电路180的晶体管为LV装置。在图7中，设置晶体管NL51-NL54、PL51、PL52以实现待机模式。信号STBE为“H”信号STBEB为“L”时，无论参考电流Iref如何，偏置电压生成电路180作为偏置电压Vbs1、Vcs1输出电压Vssd，作为偏置电压Vbs2、Vcs2输出电压Vddd。通过使用偏置电压生成电路180，在待机模式时，可以使接收器140的放大器电路150中的所有电流源和所有共源共栅晶体管成为关闭状态，并使放大器电路161的晶体管PL23为关闭状态。也就是说，可以降低接收器140的待机模式时的功耗。偏置电压生成电路180可以用作接收器141的偏置电压生成电路。在此情况下，接收器141不一定需要设置晶体管NL31、NL32、PL31、PL32。接收器142-144也是同样的。根据本实施方式，可以提供不需要电平转换器的接收器。在本实施方式的接收器中，仅接收从变送器发送的差分信号的差分对由采用MV装置构成，其他晶体管可以是LV装置。其结果，根据本实施方式，可以实现工作频率的提高、传送延迟时间的缩短、电路面积的缩小、正常工作时的功耗的降低等。当使接收器构成为支持待机模式时，可以降低待机时的耗电量。《LVDS接收器IC》以下说明LVDS接收器IC的结构实例。图8示出4个输入通道的LVDS接收器IC的结构实例。LVDS接收器IC200包括接收器210〈1〉-210〈4〉、偏置电压生成电路212、参考电流生成电路213、逻辑电路215、引脚RINP1-RINP4、RINN1-RINN4、ROT1-ROT4、VH1、VL1、CE。引脚RINP1-RINP4、RINN1-RINN4是差分信号输入引脚。在LVDS接收器IC200中设置有用来对引脚RINP1和引脚RINN1进行终端处理的电阻器。其他差分信号输入引脚也同样被进行终端处理。引脚ROT1-ROT4是单端信号输出引脚。引脚VH1、VL1是电源电压输入引脚，例如，引脚VH1被输入电源电压Vddd，引脚VL1被输入接地电压GND。引脚CE是芯片使能信号的输入引脚。逻辑电路215根据芯片使能信号生成信号STBE、STBEB。在芯片使能信号为“H”时，信号STBE为“L”信号STBEB为“H”，在芯片使能信号为“L”时，信号STBE为“H”信号STBEB为“L”。信号STBE、STBEB被输入接收器210。作为接收器210采用具有待机功能的接收器，在此，采用接收器143图5。在芯片使能信号为“L”期间，接收器210处于待机状态。偏置电压生成电路212向接收器210供应偏置电压。偏置电压生成电路212被供给参考电流生成电路213所生成的参考电流。作为偏置电压生成电路212，也可以使用具备待机功能的偏置电压生成电路180。在此情况下，例如，在使接收器210由接收器140图2和下拉电路173图5构成时，通过使偏置电压生成电路212成为待机状态，可以使接收器210成为待机状态。图9示出LVDS接收器IC的结构实例。LVDS接收器IC201的输入通道数为4，具有输出324×8位的并行数据信号的功能。LVDS接收器IC201具有并串行转换器的功能。LVDS接收器IC201包括接收器210〈1〉-210〈5〉、串-平SP转换电路220〈1〉-220〈4〉、锁相环PLL电路221、偏置电压生成电路212、参考电流生成电路213、逻辑电路215、引脚RINP1-RINP4、RINN1-RINN4、CKINP、CKINN、ROT1_1-ROT1_8、ROT2_1-ROT2_8、ROT3_1-ROT3_8、ROT4_1-ROT4_8、RCKO、VH1、VL1、CE。LVDS接收器IC201包括4个数据通道和1个时钟通道。时钟通道被输入来自引脚CKINP、CKINN的差分时钟信号RCLK_P、RCLK_N。接收器210〈5〉将差分时钟信号RCLK_P、RCLK_N转换为单端时钟信号。PLL电路221从单端时钟信号生成时钟信号CLKOUT、采样信号SMP1-SMP8。采样信号SMP1-SMP8被输入串-平转换电路220〈1〉-220〈4〉。时钟信号CLKOUT从引脚RCKO被输出。在第j的数据通道j为1至4的整数中，从引脚RINPj、RINNj输入差分数据信号DINj_P、DINj_N。接收器210〈j〉将差分数据信号DINj_P、DINj_N转换为单端数据信号。串-平转换电路220〈j〉根据采样信号SMP1-SMP8对接收器210〈j〉的输出信号进行采样并转换为8位的数据信号数据信号DOj[7：0]。数据信号DOj[7：0]从引脚ROTj_1-ROTj_8被输出。本实施方式的接收器不限定于LVDS接收器，可以被用作接收差分信号的各种接收器。[实施方式2]在本实施方式中，作为具备LVDS传输系统的半导体装置的例子，说明显示系统、触摸屏系统等。《显示系统240》图10A是示出显示系统的结构实例的方框图。显示系统240包括处理单元250、电源电路254、显示装置270。显示装置270包括像素阵列280、栅极驱动器电路290A、290B、开关阵列295、296、显示控制器IC300。处理单元250包括执行单元251以及存储装置252。执行单元251具有执行程序的功能。例如，执行单元251为运算装置ALU，存储装置252为缓存。或者，执行单元251可以为中央处理器CPU、微处理器MPU、可编程逻辑装置例如，FPGA等各种任何处理装置。在此情况下，存储装置252可以为处理装置的主存或缓存。在显示装置270作为电子部件被组装时，处理单元250也可以是电子设备主机的处理装置。处理单元250是用于执行指令对显示系统240进行总控的电路。处理单元250执行从外部输入的指令以及储存在存储装置252中的指令。处理单元250生成控制电源电路254、显示装置270的信号。显示系统240具备用于检测使用环境、使用方式的1个或多个传感器装置。例如，显示系统240包括光传感器装置256、倾斜传感器装置257、开关传感器装置258。注意，在此为了方便起见，有时将上述传感器装置256-258总称为传感器单元255。来自传感器单元255的检测信号发送到处理单元250、显示装置270。光传感器装置256具有检测外光5的照度的功能。光传感器装置256也可以具有检测外光5的色温度的功能。倾斜传感器装置257是用于检测显示装置270的屏面的倾斜的传感器装置。开关传感器装置258是用于检测安装显示装置270的框体的开关状态的传感器装置。在此示出显示装置270是混合型显示装置的例子。显示装置270包括像素阵列280、栅极驱动器电路290A、290B、开关阵列295、296、显示控制器IC300。栅极驱动器电路290A、290B、开关阵列295、296是形成在与像素阵列280相同衬底上的电路。注意，支撑像素阵列280的衬底有时不同于形成像素阵列280时使用的衬底。显示装置270安装有一个或者多个显示控制器IC300。显示控制器IC300的数量取决于像素阵列280的像素数。在此，以ChiponGlassCOG方式安装显示控制器IC300，但是对安装方式没有特别的限制，可以采用ChiponFlexibleCOF方式、TapeAutomatedBondingTAB方式等。显示控制器IC300具有根据来自处理单元250的控制信号、来自传感器单元255的检测信号总控显示装置270的工作的功能。像素阵列280像素阵列280包括排列为行列状的多个子像素20。子像素20电连接于对应行的栅极线并电连接于对应列的源极线。图11A示出像素阵列280的结构实例。图11A典型地示出排列为1行3列的3个子像素20。子像素20[j，2k]表示第j行第2k列的子像素20。布线GLL[j]表示第j行的布线GLL。布线SLE[k]表示第k列的布线SLE。注意，j、k各是比1大的整数。子像素20包括子像素25、27。子像素25电连接于布线GLL、SLL、CSL。子像素27电连接于布线GLE、SLE、ML、ANL。布线GLL、GLE是栅极线。布线GLL电连接于栅极驱动器电路290A，布线GLE电连接于栅极驱动器电路290B。注意，显示装置270可以设置有2个栅极驱动器电路290A，一个电连接于奇数行的布线GLL，另一个电连接于偶数行的布线GLL。栅极驱动器电路290B也与此相同。布线SLL、SLE是源极线。布线SLL[2k-1]和布线SLL[2k]以夹着布线ML[k]的方式相邻地设置。布线SLE[2k]和布线SLE[2k+1]相邻地设置。布线SLL、SLE通过开关阵列295与显示控制器IC300电连接。开关阵列295具有选择电连接于显示控制器IC300的布线SLL、SLE的功能。子像素25构成反射型显示屏面。子像素27构成发光型显示屏面。子像素25子像素25包括晶体管M1、电容器C1、液晶LC元件RE1。LC元件RE1包括像素电极、公共电极、液晶层。在此，像素电极是具有反射外光功能的反射电极。公共电极被输入电压VCM。电压VCM是LC元件RE1的共同电压，由电源电路254供给。布线CSL是用于对电容器C1施加电压的电容线。子像素25的结构与反射型液晶显示装置的子像素相同，但是子像素25的结构不局限于此。只要子像素25具有能利用外光进行显示的结构即可。适用于子像素25的显示元件的例子包括MEMS元件、使用电泳方式、粒子移动方式以及粒子旋转方式中的任何方式的显示元件等。子像素27子像素27包括晶体管M2-M4、电容器C2、电致发光EL元件EE1。EL元件EE1包括一对电极阳极、阴极以及夹在一对电极之间的EL层。在图11A的例子中EL元件EE1的像素电极是阳极，其公共电极是阴极。EL层至少包括包含发光材料的层发光层。另外，EL层可以适当地设置有包含电子传输材料的层电子传输层、包含空穴传输材料的层空穴传输层等其他功能层。EL元件在包含有机发光材料时被称为有机EL元件，在包含无机发光材料时被称为无机EL元件。只要子像素27的显示元件是发光元件即可，而显示元件不局限于EL元件。发光元件的例子包括发光二极管、发光晶体管、量子点发光二极管。输入到EL元件EE1的公共电极的电压VCT是EL元件EE1的共同电压。布线ANL是阳极线，被输入比电压VCT高的电压。晶体管M2是选择晶体管，晶体管M3是驱动晶体管。电容器C2被设置为保持晶体管M3的栅极电压。晶体管M4用作控制EL元件EE1的像素电极和布线ML之间的电导通的开关。布线ML是用于检测流在子像素27中的电流的监控线。另外，布线ML用作向素电极供应恒电压的电源线。布线ML通过开关阵列296电连接于显示控制器IC300。开关阵列296具有控制布线ML和显示控制器IC300之间的电导通的功能，并且具有给布线ML输入恒电压的功能。在此，偶数列和奇数列共享1个布线ML。在子像素20中，晶体管M3包括背栅极。通过电连接晶体管M3的背栅极和栅极，来提高晶体管M3的电流驱动能力。也可以将晶体管M3的背栅极电连接于其漏极或源极。晶体管M1也可以具有背栅极，背栅极电连接于其栅极、漏极或源极。晶体管M1、M2、M4也是同样的。在显示装置270显示彩色图像时，由表现不同显示色的多个子像素20构成1个像素。例如，可以由表现红色R、绿色G、蓝色B的各颜色的3个子像素20构成1个像素。在本说明书中，为了根据使用子像素表现的颜色区别构成要素，对符号附加上“R”、“_R”等的识别记号。例如，子像素20R表示表现红色的子像素20。布线SLL_G[k]表示被输入绿色用数据信号的第k个布线SLL。像素的结构不局限于上述例子。例如，可以由1个子像素20R、1个子像素20G、2个子像素20B构成像素。可以由表现不同颜色的4个子像素20构成单位像素。在此情况下,4种颜色的组合的例子包括[R、G、B、W白色][R、G、B、Y黄色]、[R、G、B、C青色]。可以按照颜色使子像素27的晶体管的尺寸不同。例如，在由RGB的3个子像素20构成像素时，子像素27B中的晶体管M3的沟道宽度比子像素27R、27G中的晶体管M3短。在像素阵列280中，子像素25构成反射型显示屏面，子像素27构成发光型显示屏面。参考图11B说明显示装置270的显示原理。图11B示意性地示出显示装置270的叠层结构。显示装置270在衬底401和衬底402之间包括晶体管层410、EL元件层411、LC层412。在由密封剂405形成的衬底402和晶体管层410的空隙中存在LC层412。在图11B的例子中，将晶体管层410、EL元件层411在从制造时的支撑衬底分离之后，安装在衬底401上。晶体管层410是设置包括在像素阵列280、栅极驱动器电路290A、290B、开关阵列295、296中的元件的层。这些元件的例子是晶体管、电容器、整流元件、电阻器等。晶体管层410可以包括2层以上的晶体管的叠层。对设置在晶体管层410中的晶体管、电容器等各种元件的装置结构没有特别的限制。以适合于像素阵列280、栅极驱动器电路290A、290B、开关阵列295、296的功能的方式选择装置结构。根据栅极结构分类的晶体管结构的例子是顶栅极结构、底栅极结构、设置有栅极前栅极和底栅极双方的双栅极结构、以及包括多个沟道形成区域的多沟道结构也称为多栅极结构。对包含在晶体管的沟道形成区域半导体层中的半导体类型组成及结晶结构等没有特别的限制。用于沟道形成区域的半导体大致分为单晶半导体、非单晶半导体。非单晶半导体的例子包括多晶半导体、微晶半导体、非晶半导体。半导体材料的例子包括包含Si、Ge、C等第14族元素中的一种或多种的半导体例如，硅、硅锗、碳化硅等、金属氧化物半导体、氮化镓等化合物半导体。晶体管层410中设置有LC元件RE1的像素电极415、EL元件EE1的像素电极416以及端子部417。像素电极415是反射电极，像素电极416是透过电极。像素电极415具有用于从EL元件EE1取出光426的开口415a。显示控制器IC300、FPC406电连接于端子部417。FPC406用作处理单元250和显示控制器IC300之间的传输途径。EL元件层411中设置有EL层、EL元件EE1的公共电极418。公共电极418是反射电极。衬底402设置有LC元件的公共电极419、滤色片420等。作为衬底402，也可以在外光424入射表面上设置光学膜例如，偏光膜、位相差膜、凌镜片、防反射膜等。显示装置270是具有利用外光进行显示的反射型显示装置以及使用来自发光元件的光进行显示的发光型显示装置双方的功能的混合型显示装置。外光424从衬底402入射，经过滤色片420、公共电极419以及LC层412被像素电极415反射。被像素电极415反射的光425穿过LC层412、公共电极419、滤色片420从衬底402射出。光425的亮度取决于像素电极415和公共电极419之间的电位差。光426的亮度取决于流过像素电极416和公共电极418之间的电流。光426被公共电极418反射，穿过像素电极415的开口415a，经过LC层412、公共电极419、滤色片420从衬底402被取出。图12、图13A、图13B示出混合型显示装置的像素阵列的其他结构实例。《像素阵列281》图12所示的像素阵列281是像素阵列280参照图11A的变形例子。像素阵列281不具有布线ML。像素阵列281包括子像素21。子像素21各包括子像素25、28。子像素28包括EL元件EE2、晶体管M5、M6、电容器C3。在子像素28中，与子像素27同样，也可以设置保持晶体管M6的栅极和EL元件EE2的像素电极之间的电压的保持电容器。《像素阵列282》像素阵列282包括子像素22、布线GLL、GLE1、GLE2、SLL、SLE1、SLE2、CSL、ANL。子像素22各包括子像素25、27a-27d。子像素27a-27d与子像素27具有相同的结构。布线GLE1是用于选择子像素27a、27b的栅极线。布线GLE2是用于选择子像素27c、27d的栅极线。布线SLE1是用于向子像素27a、子像素27c传输数据信号的源极线。布线SLE2是用于向子像素27b、子像素27d传输数据信号的源极线。在图13A的例子中，1个子像素22可以构成像素。例如，使用反射型子像素25显示黑白图像黑白2值图像或者灰度图像，使用4个发光型子像素27a-27d显示彩色图像。在此情况下，使子像素27a-27d所表现的颜色分别为R、G、B、W等即可。《像素阵列283》图13B所示的像素阵列283是像素阵列282的变形例子，代替子像素22包括子像素23。像素阵列283不包括布线ML。子像素23各包括子像素25、28a-28d。子像素28a-28d具有与子像素28相同的结构。也与子像素22同样，可以由1个子像素23构成像素。在本实施方式的显示系统中，显示装置不局限于混合型显示装置。例如，可以采用液晶显示装置、EL显示装置、电子纸显示装置、量子点显示装置等各种显示装置。《显示控制器IC300》图10B示出显示控制器IC300的结构实例。显示控制器IC300包括接口电路310、318、控制器单元315、驱动器电路单元317。接口电路310是与处理单元250、电源电路254、传感器单元255的接口。为了接收从处理单元250发送来的数据信号，具有LVDS接收器单元312。数据信号是数字形式的视频灰度数据信号，表示灰度等级。数据信号由处理单元250的LVDS变送器单元转换为差分信号。LVDS接收器单元312将数据信号转换为单端信号，并将其输出到控制器单元315。控制器单元315具有根据从处理单元250发送来的控制信号或者从传感器单元255发送来的信号等，对所接收的数据信号进行图像处理的功能。控制器单元315具有生成用于驱动器电路单元317、栅极驱动器电路290A、290B的时机信号的功能。用于栅极驱动器电路290A、290B的时机信号在被驱动器电路单元317进行电平转换之后，从接口电路318输出。驱动器电路单元317将被控制器单元315处理过的数据信号转换为模拟信号，以生成模拟灰度数据信号。模拟灰度数据信号经过接口电路318、开关阵列295输入到像素阵列280。流过像素阵列280的布线ML的电流信号经过开关阵列296、接口电路318，输入到驱动器电路单元317。驱动器电路单元317将电流信号转换为数字信号，并将其输出到控制器单元315。控制器单元315具有按该信号进行图像处理的功能。图14示出LVDS接收器单元312的结构实例。LVDS接收器单元312电连接于显示控制器IC300的引脚P1。在此，数据信号为12位灰度数据信号。从处理单元250发送来的信号STBE以及12位的数据信号DRA[11：0]、DRB[11：0]经过引脚P1输入到LVDS接收器单元312。LVDS接收器单元312将数据信号DRA[11：0]、DRB[11：0]转换为单端数据信号DRO[11：0]。数据信号DRO[11：0]被输入控制器单元315。LVDS接收器单元312包括12个数据通道和偏置电压生成电路314。各通道中设置有接收器313。偏置电压生成电路314生成各接收器313所使用的偏置电压。接收器313是LVDS接收器，其一对输入端子经过了终端处理。作为接收器313，可以使用实施方式1的接收器。接收器313优选具有待机功能，在此，作为接收器313使用接收器143图5。例如，信号STBE从处理单元250发送。用于接收器313的偏置电压生成电路、偏置电流生成电路设置在控制器单元中。信号STBE也被输入控制器单元315、驱动器电路单元317。《控制器单元315》图15示出控制器单元315的结构实例。控制器单元315包括控制器330、时钟生成电路332、时机控制器333、寄存器334、帧存储器335、线存储器336、解码器338、图像处理单元340。控制器单元315所具有的电路以及其功能根据处理单元250的规格、显示装置270的规格等适当地选择。控制器330根据处理单元250、传感器单元255发送来的信号，对控制器单元315进行总控。控制器330具有控制传感器单元255的功能。控制器330也可以具有控制电源电路254的功能。时钟生成电路332生成显示控制器IC300所使用的时钟信号。时机控制器333具有生成驱动器电路单元317、栅极驱动器电路290A、290B所使用的时机信号例如，启动脉冲信号、时钟信号的功能。寄存器334储存控制器330、图像处理单元340、处理单元250等生成的数据。数据的例子包括用于在图像处理单元340中进行校正处理的参数、以及用于在时机控制器333中生成各种时机信号的波形的参数等。帧存储器335是用于保存数据信号DRO[11：0]的存储器。从帧存储器335读取的数据信号在被解码器338解压缩之后，被发送到图像处理单元340。或者，数据信号DRO[11：0]也可以被解码器338解压缩，而被解压缩的数据信号也可以保存在帧存储器335中。在无需解压缩数据信号的情况下，解码器338就不进行处理。图像处理单元340具有对数据信号进行各种图像处理的功能。例如，图像处理单元340包括伽马校正电路341、调光电路342、调色电路343、EL校正电路344。在驱动器电路单元317设置有检测流过子像素27的电流的电流检测电路时，设置EL校正电路344。EL校正电路344具有根据从驱动器电路单元317的电流检测电路发送的信号CMO[11：0]调节EL元件EE1的亮度的功能。图像处理单元340在显示装置270的像素由子像素20R、20G、20B、20W构成时，优选具有RGB-RGBW转换电路。RGB-RGBW转换电路具有将RGB灰度数据转换为RGBW灰度数据的功能。显示色的转换不局限于RGB-RGBW转换，例如，可以为RGB-RGBY转换、灰度转换等。伽马校正、调光、调色等的图像校正处理相当于相对于输入的灰度数据X生成输出的校正数据Y的处理。用于将灰度数据X转换成校正数据Y的参数储存在寄存器334中。控制器330根据从处理单元250、传感器单元255发送的信号，进行使校正处理最优化的控制。被图像处理单元340处理过的数据信号暂时保存在线存储器336中。从线存储器336读取的数据信号DE[11：0]发送到驱动器电路单元317。图16示出驱动器电路单元317的结构实例。《驱动器电路单元317》引脚S是数据信号的输出引脚。引脚S各通过开关阵列295电连接于布线SLL或者布线SLE。引脚M是电流信号的输入引脚。引脚M各通过开关阵列296电连接于布线ML。引脚P2是控制信号的输出引脚。引脚P2各电连接于栅极驱动器电路290A、290B、开关阵列295、296中的任何一个。驱动器电路单元317包括控制逻辑电路351、移位寄存器352、锁存电路353、电平转换器354、数字模拟转换电路DAC355、放大器电路AMP356、电流检测电路360、能隙参考电路BGR370、偏置电压生成电路BIAS372、373、电平转换器375。电流检测电路360包括控制逻辑电路361、积分电路362、模拟数字转换电路ADC363、并-串PS转换电路364。控制逻辑电路351被输入来自控制器单元315的时钟信号CKE、数据信号DE[11：0]。控制逻辑电路351使用时钟信号CKE将数据信号DE[11：0]转换为并行信号，以生成数据信号DBUS[143：0]。数据信号DBUS[143：0]被发送到内部总线。控制逻辑电路351从控制器单元315发送来的信号生成在移位寄存器352中使用的时钟信号、启动脉冲信号以及在锁存电路353中使用的锁存控制信号等。移位寄存器352生成控制锁存电路353保存数据信号DBUS[143：0]的时机的采样信号。根据来自移位寄存器352的采样信号锁存电路353保存数据信号DBUS[143：0]。锁存电路353的每一个线保存12位的数据信号数据信号DLT[11：0]。根据锁存控制信号，锁存电路353的每个线将数据信号DLT[11：0]输出到电平转换器354。电平转换器354的各线将从锁存电路353输出的数据信号DLT[11：0]升压后输出被升压的数据信号。DAC355的每一个线具有将12位的数据信号转换为模拟数据信号的功能，并具有决定模拟数据信号的极性的功能。从DAC355的各线输出的模拟数据信号被放大器电路356放大，经过接口电路318，从引脚S输出。流过引脚M的电流信号由积分电路362转换为电压信号。ADC363将电压信号转换为12位的数字信号。并-串转换电路364将12位的并行信号转换为串行信号并输出该串行信号。信号CMO[11：0]是并-串转换电路364的输出信号。偏置电压生成电路372生成在放大器电路356中使用的偏置电压，偏置电压生成电路373生成在积分电路362中使用的偏置电压。BGR370是生成在偏置电压生成电路372、373中使用的参考电流的电路。BGR370还生成在LVDS接收器单元312的偏置电压生成电路314中使用的参照电压参照图14。电平转换器375是用来使被控制器单元315生成的栅极驱动器电路290A、290B、开关阵列295、296的控制信号升压的电路。被电平转换器375升压的控制信号经过接口电路318，从引脚P2输出。《开关阵列295》图17A示出开关阵列295的结构实例。开关阵列295包括开关电路295a、295b，并电连接于显示控制器IC300的引脚S、引脚P1。引脚P1是用于选择源极线的信号信号SELL_R、SELL_G、SELL_B、SELE_O、SELE_E的输出引脚。在此，由3RGB个子像素20构成像素。开关阵列295被设置为将源极线按时间分隔驱动。通过设置开关阵列295，可以减少显示控制器IC300的引脚S的数量。开关阵列295根据显示控制器IC300的引脚S的数量和布线SLE、SLL的个数，适当地设置。开关电路295a具有选择输入数据信号的布线SLL的功能。图17B示出开关电路295a[k]的结构实例。开关电路295a[k]由2输入6输出多路分配器DeMUX构成，包括晶体管MS1-MS6。开关电路295a具有将从显示控制器IC300输入的数据信号分割为3RGB的功能。例如，从显示控制器IC300输出的数据信号在为R的数据信号期间，信号SELL_R为“H”，布线SLL_R[2k-1]、SLL_R[2k]被输入数据信号。开关电路295b具有选择输入数据信号的布线SLE的功能。图17C示出开关电路295b[k]的结构实例。开关电路295b[k]由3输入6输出多路分配器DeMUX构成，包括晶体管MS11-MS16。开关电路295b具有将从显示控制器IC300输入的R、G、B的数据信号的每一个进行2分割的功能。信号SELE_O为“H”时，奇数列的布线SLE_R、SLE_G、SLE_B被输入数据信号。信号SELE_E为“H”时，偶数列的布线SLE_R、SLE_G、SLE_B被输入数据信号。《开关阵列296》图18A示出开关阵列296的结构实例。开关阵列296包括开关电路296a，并电连接于显示控制器IC300的引脚M、引脚P2。引脚P2是用来选择布线ML的信号信号SELM1-SELM3、信号MPON的输出引脚。电压V0从电源电路254输入到开关阵列296。图18B示出开关电路296a[h]h为1以上的整数的结构实例。开关电路296a[h]包括晶体管MS31-MS36。由晶体管MS31-MS33构成3输入1输出多路复用器。晶体管MS34-MS36的每一个用作给布线ML供应电压V0的功率开关。在检测出流过像素阵列280的电流时，通过信号MPON，使晶体管MS34-MS36成为关闭状态。根据信号SELM1-SELM3，开关电路296a[k]选择布线ML[3h-2]-ML[3h]的一部分或者全部，以使被选择的布线和引脚M[h]互相电连接。在显示系统240显示图像的情况下，使布线ML[3h-2]-ML[3h]的电压为固定。为此，通过信号SELM1-SELM3使晶体管MS31-MS33成为关闭状态，通过信号MPON使晶体管MS34-MS36成为开启状态。《显示系统的工作模式》以下说明显示系统240的工作实例。显示系统240可以有3个显示模式。第一显示模式是使用LC元件RE1和EL元件EE1双方进行显示的模式混合型模式。第二显示模式是只使用LC元件RE1进行显示的模式LC模式。第三显示模式是只使用EL元件EE1进行显示的模式EL模式。根据图11B所示的显示装置270的显示原理，可以将LC模式称为反射模式，将EL模式称为发光模式或者透过模式。显示模式可以由显示控制器IC300决定。显示控制器IC300的控制器330根据传感器单元255的检测信号、基于使用者的操作等的处理单元250的中断信号等，决定显示模式。例如，在明亮的环境下例如，晴天白昼的室外将显示模式设定为LC模式，在昏暗的环境下例如，夜间的室外设定为EL模式。在外光照度低的环境例如，照亮的室内，多云天气的室外下，也就是仅使用LC元件RE1的反射光无法获取良好的显示品质的环境下，将显示模式设定为混合型模式。控制器330将用于执行决定的显示模式的控制信号发送到图像处理单元340。按照控制信号，图像处理单元340根据显示模式以及显示装置270的结构处理灰度数据信号。注意，处理单元250也可以决定显示模式，并将控制信号发送到显示控制器IC300，由此执行决定的显示模式。在混合型模式中，对应灰度等级的电压电平的数据信号从显示控制器IC300输出到布线SLL、布线SLE。混合型模式有时用于通过对LC元件RE1的显示组合EL元件EE1的显示，来校正屏面的色调的情况。在该色调校正中，可以对光传感器装置256增加测量外光5的色调的功能。例如，在黄昏的带有红色的环境下使用显示系统的情况下，如果仅依靠LC元件RE1的显示，则蓝色B成分不足，因此通过使EL元件EE1发光，可以校正图像的色調。在显示模式被设定为EL模式时，子像素25表现黑色。因此，从布线SLL的引脚S输出灰度等级为0的数据信号。在显示模式被设定为LC模式时，子像素27表现黑色。换言之，不使EL元件EE1发光。因此，从布线SLE的引脚S输出灰度等级为0的数据信号。IDS驱动静态图像由于每个帧的图像信号的数据不发生变化，所以不必在每个帧改写子像素20，尤其不必在每个帧改写子像素25的数据。鉴此，为了以LC模式显示静态图像，也可以执行在比1个帧长的时间暂停子像素20的数据改写的驱动方法。在此，将该驱动方法称为无空转IDS驱动。数据改写频率考虑刷新率等而设定。IDS驱动中的数据保持时间考虑液晶的烧屏决定，例如，最长为1秒，0.5秒以下0.2秒以下左右。在停止数据改写期间，可以将LVDS接收器单元312、栅极驱动器电路290A、290B等无需工作的电路设为待机模式。由此可以降低显示装置270的功耗。为了使IDS驱动中的显示品质与一般驱动相同，优选子像素25的电容器C1参照图11A的电荷泄漏尽量少。这是因为电荷泄漏会使施加到LC元件RE1的电压发生变动，而使子像素25的透过率产生变化。因此，晶体管M1优选是关态电流小的晶体管。这种晶体管的例子是其沟道使用金属氧化物半导体形成的晶体管以下，有时称为金属氧化物晶体管或OS晶体管。OS晶体管的关态电流比Si晶体管小是因为包含金属氧化物的半导体的带隙比Si、Ge宽3.0eV以上。作为用于沟道形成区域的氧化物，可以使用In-Sn-Ga-Zn氧化物、In-Ga-Zn氧化物、In-Sn-Zn氧化物、In-Al-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In氧化物、Sn氧化物、Zn氧化物等金属氧化物。另外，这些金属氧化物也可以包含其他材料如SiO2。OS晶体管的氧化物半导体优选包含In、Zn中的至少一个。通过减少用作电子供体的水分或氢等杂质，还减少氧空位，得到i型本征或无限接近于i型氧化物半导体。在此将这样的氧化物半导体称为高纯度氧化物半导体。通过使用高纯度氧化物半导体形成沟道，能够将以沟道宽度标准化的OS晶体管的关态电流降低到几yAμm至几zAμm。OS晶体管具有极小的关态电流是因为包含金属氧化物的半导体的带隙为3.0eV以上。由于OS晶体管在其沟道形成区域中包含金属氧化物，所以因热激发引起的泄漏电流小且关态电流极小。OS晶体管具有高耐压。这是因为包含金属氧化物的半导体的空穴的有效质量大，电子不容易被激发的缘故。因此，OS晶体管与包含硅等的一般晶体管相比不容易发生雪崩击穿等。由于抑制雪崩击穿引起的热载子劣化等，因此OS晶体管具有高漏极耐压，而可以以高源极和漏极间电压驱动。因此，OS晶体管适合用作子像素20的晶体管。通过将上述金属氧化物用作晶体管中的半导体，可以提供电场效应迁移率高并且开关特性高的晶体管。因此，OS晶体管适合用作栅极驱动电路290A、290B、开关阵列295、296中的晶体管。另外，OS晶体管因为不容易受到短沟道效应的影响，所以包含沟道长度短的OS晶体管的栅极驱动电路290A、290B、开关阵列295、296可以使显示装置270窄边框化。使用IDS驱动显示静态图像的显示系统的优选形态为阅读电子书籍、观赏使用数码相机拍摄的照片、以及显示主屏幕或墙纸等。也就是说，当显示相同图像的状态持续时间较长，并且通过使用者的操作来切换屏面整体的图像时，优选使用IDS驱动显示静态图像。IDS驱动不但可以以LC模式执行，而且可以以混合型模式执行。当以混合型模式显示静态图像时，子像素27的数据按帧期间被改写，而子像素25的数据以IDS驱动被改写，即可。在显示系统240中，根据来自倾斜传感器装置257或开关传感器装置258的检测信号，可以控制显示装置270。例如，通过使用来自倾斜传感器装置257的检测信号决定显示装置270的屏面朝向，在处理单元250或者显示控制器IC300中进行灰度数据信号的重新排序。据此，可以对应屏面的朝向变化而旋转图像。例如，开关传感器装置258在折叠式电子设备手机、笔记本式计算机等使用显示系统240时设置。通过来自开关传感器装置258的检测信号，处理单元250或者显示控制器IC300在判断电子设备被折叠而其显示部成为不被使用的状态时进行停止显示装置270中的显示的控制。因为显示系统240具有对应使用环境的照度的3个显示模式反射型、透过型、混合型，所以可以与气象晴天、雨天、多云、时间白天、夜晚等无关地显示高品质高对比度、高色彩再现性的图像。因此，显示系统240适用于各种场合使用的便携式电子设备的显示部。当然，本显示系统可以应用于便携式电子设备之外的各种电子设备的显示部。以下示出显示系统的其他结构实例。以下例示出的显示系统也与显示系统240同样具备3个显示模式混合型、透过型、反射型。《显示系统241》图19示出显示系统的结构实例。图19所示的显示系统241是图10A所示的显示系统240的变形例子，代替显示装置270包括显示装置271。显示装置271是显示装置270的变形例子，代替显示控制器IC300安装有显示控制器IC301、源驱动器IC303。在图19的例子中，源驱动器IC303通过COG方式安装。例如，作为显示控制器IC301和源驱动器IC之间的传输途径使用FPC。图20A示出显示控制器IC301的结构实例，图20B示出源驱动器IC303的结构实例。显示控制器IC301显示控制器IC301包括接口电路320、327、控制器单元325。显示控制器IC301相当于去掉驱动器电路单元317的显示控制器IC300。控制器单元325具有与控制器单元315相同的电路结构。控制器单元325也可以设置有用来对栅极驱动器电路290A、290B、开关阵列295、296的控制信号进行升压的电平转换器375。接口电路320包括LVDS接收器单元322。LVDS接收器单元322接收差分的数据信号DRA[11：0]、DRB[11：0]，并输出单端的数据信号DRO[11：0]。LVDS接收器单元322具有和LVDS接收器单元312相同的结构。接口电路327包括LVDS收发机单元328。LVDS收发机单元328被设置为以LVDS方式将灰度数据信号发送到源驱动器IC303。LVDS收发机单元328将被控制器单元325生成的数据信号DC[11：0]、时钟信号CKC转换为差分信号。LVDS收发机单元328输出数据信号DA[11：0]、DB[11：0]、时钟信号CKA、CKB。源驱动器IC303源驱动器IC303包括接口电路380、387、驱动器电路单元385。驱动器电路单元385具有与驱动器电路单元317相同的功能、电路结构。接口电路387具有与接口电路318相同的功能、结构。接口电路380包括LVDS接收器单元382。LVDS接收器单元382具有与LVDS接收器单元312相同的结构，并增加有用于接收时钟信号CKA、CKB的时钟通道。LVDS接收器单元382接收数据信号DA[11：0]、DB[11：0]、时钟信号CKA、CKB，并将接收的数据信号、时钟信号分别转换为单端形式的数据信号DE[11：0]、时钟信号CKE[11：0]。《显示系统的变形例子》图21A示出显示系统的其他结构实例。图21A所示的显示系统242是在图19所示的显示系统241中设置有触摸传感器装置260而得到的。触摸传感器装置260包括传感器阵列261、触摸传感器控制器IC262。电源电路254向触摸传感器装置260供应电源电压。处理单元250具有控制触摸传感器装置260的功能。通过触摸传感器装置260获取的数据被发送到处理单元250。图21B示出触摸传感器装置260的结构实例。图21B示出触摸传感器装置260为互电容触摸传感器单元的例子。触摸传感器装置260包括传感器阵列261以及触摸传感器控制器IC262。触摸传感器控制器IC262包括接口电路263、264、控制器电路单元265、驱动器电路单元266、传感器电路单元267。传感器阵列261包括m个布线DRL和n个布线SNL，其中m为1以上的整数且n为1以上的整数。布线DRL为驱动线，布线SNL为传感线。电容器CTqr是形成在布线DRL[q]和布线SNL[r]之间的电容器。m个布线DRL电连接于驱动器电路单元266。驱动器电路单元266具有驱动布线DRL的功能。n个布线SNL电连接于传感器电路单元267。传感器电路单元267具有检测出布线SNL的信号的功能。布线DRL[q]被驱动器电路单元266驱动时的布线SNL[r]的信号包括电容器CTqr的电容值的变化量的信息。传感器电路单元267具有对检测到的信号进行数字转换及串-平转换的功能。从传感器电路单元267输出的数据信号经过接口电路263被发送到处理单元250。处理单元250生成反映触摸信息的图像数据，并将该图像数据发送到显示控制器IC301。显示控制器IC301可以在图像数据中进行反映触摸信息的信号处理。通常，触摸传感器装置的结构大致被分类为out-ce11外置方式和内置方式。内置触摸传感器装置的结构的例子是on-ce11方式和in-ce11方式。另外，已知有in-ce11方式和on-ce11方式混合的混合型in-ce11方式。触摸传感器装置260可以具有上述任意一种结构，该结构根据像素阵列280的结构等决定。在in-ce11方式或者混合型in-ce11方式的触摸传感器装置260中，可以将驱动布线DRL的驱动器电路与栅极驱动器电路290A、290B一起形成在晶体管层410中。在这样的结构实例中，可以使用不包括内置驱动器电路单元的触摸传感器控制器IC。本实施方式的显示系统的显示装置可以为各种任何显示装置，而不局限于混合型显示装置。例如，可以适用液晶显示装置、电子纸显示装置、有机ELOLED显示装置、micro-LED显示装置、量子点显示装置等。在本实施方式的显示系统中，因为使用实施方式1的接收器作为接收灰度数据的接收器，所以可以降低显示控制器IC、源驱动器IC的耗电量。另外，由于可以使接收器以高工作频率工作，所以可以容易增加灰度数据的位数和像素数。例如，可以提供能够进行8K的视频信号12位，120Hz的显示的显示系统。通过将高灰度等级的图像以高分辨率的显示系统进行显示，可以提高使用者所体验的临场感、实体感、深度感。本实施方式的显示系统可以应用于各种电子设备的显示部。能够发挥上述特长的电子设备的例子包括电视装置TV、虚拟现实VR头戴式显示器、医用显示装置图像诊断装置的显示装置、模拟飞机、船舶、汽车、机械等的操作的模拟器。以下参照附图示出可以适用本实施方式的显示系统的电子设备的几个具体例子。电子设备的例子包括电视装置也称为电视或电视接收机、计算机等的显示器、数码相机、数码录像机、数码相框、手机也称为移动手机、便携式手机、便携式游戏机、便携式信息终端、音频再现装置、弹子球机等大型游戏机。柔性电子设备可以沿着房屋或高楼等建筑物的内墙外墙、或者汽车的弯曲的内面外面而组装。图22A至图24C示出电子设备的结构实例。可以对图22A至图24C所示的电子设备的显示部应用实施方式1的显示装置以及在该显示装置中设置有触摸传感器的触摸屏。图22A所示的信息终端2010包括组装于框体2011的显示部2012、操作按钮2013、外部连接端口2014、扬声器2015、麦克风2016。在此，显示部2012的显示区域是弯曲的。信息终端2010是用电池驱动的便携式信息终端，可用作平板式信息终端或智能手机。信息终端2010具有电话、电子邮件、记事本、网络连接、音乐播放等功能。通过使用手指等触摸显示部2012，可以输入信息。打电话及输入文字等操作也可以通过用手指等触摸显示部2012来进行。可以通过从麦克风2016输入音频来操作信息终端2010。可以通过挤压操作按钮2013来进行电源的开关工作、显示部2012的屏面切换等。例如，屏面可以从邮件编辑屏面切换至主菜单屏面。图22B示出手表式信息终端的一个例子。信息终端2030包括框体2031、显示部2032、表冠2033、表带2034、检测单元2035。通过旋转表冠2033可以操作信息终端2030。显示部2032也可以包括触摸屏，此时通过用手指等触摸显示部2032，可以操作信息终端2030。检测单元2035具有获取使用环境的信息和使用者生物体信息的功能。检测单元2035至少具备照度传感器。除了照度传感器以外，检测单元2035还可以设置有麦克风、摄像元件、加速度传感器、方位传感器、压力传感器、温度传感器、湿度传感器、定位传感器例如，全球定位系统GPS等。同样规格的无线通讯装置可以组装在信息终端2010以及信息终端2030中，由此能够使用无线信号2020进行双向通信。因此，例如，当信息终端2010接收电子邮件或电话时，信息终端2030的显示部2032会显示通知电子邮件或电话的信息。图22C示出可折叠信息终端的结构实例。图22C所示的信息终端2050包括框体2051、显示部2052、铰链2053。信息终端2050也是便携式信息终端，具有与信息终端2010相同的功能。图22C示出打开状态的信息终端2050。图22E示出折叠状态的信息终端2050。图22D示出打开或者折叠过程中的信息终端2050。在折叠状态下提高信息终端2050的便携性，在打开状态下获取大的显示屏面，因此提高信息终端2050的便利性。显示部2052被由铰链2053连结的3个框体2051支撑。通过铰链2053在2个框体2051之间的连接部弯曲信息终端2050，可以使信息终端2050从打开的状态可逆性地变为折叠状态。显示部2052例如可以以1mm至150mm的曲率半径弯曲。信息终端2050也可以设置有开关传感器,该开关传感器检测显示部2052处于折叠状态图22E，并提供检测信息。同样地，传感器也可以检测显示部2052处于打开状态图22C。当传感器检测出显示部2052处于折叠状态时，可以停止被折叠的部分或者因为是被折叠的状态而使用者看不到的部分的显示，或者，可以停止由触摸传感器的检测。另外，也可以控制为在取得示出显示部2052被打开的数据时重新开始显示和使用触摸传感器的检测。图22F、图22G示出可折叠信息终端的结构实例。信息终端2070包括框体2071、框体2072、显示部2073、显示部2074及铰链部2075。例如，框体2071及框体2072可以设置有电源按钮、操作按钮、外部连接端口、扬声器、麦克风等。框体2071和框体2072由铰链部2075连结。因此，使显示部2073、2074露出的状态图22G中的打开信息终端2070的状态可以变为框体2071和框体2072彼此重叠的状态图22F中的折叠信息终端2070的状态。在信息终端2070中，也和信息终端2050同样，可以根据来自开关传感器的检测数据控制显示部2073、2074。图23A所示的显示装置2110包括框体2101、显示部2102、支撑底座2103等。显示装置2110可以用作计算机、游戏机等的显示器。当对显示装置2110组装电视播放的接收器时，显示装置2110可以用作电视TV接收器。图23B所示的笔记本式计算机2120包括框体2121、显示部2122、键盘2123、指向装置2124。图23C所示的录像机2130包括框体2131、显示部2132、框体2133、操作键2134、镜头2135、接头2136。显示部2132设置在框体2131中。操作键2134以及镜头2135设置在框体2133中。框体2131和框体2133通过接头2136彼此连接，框体2131和框体2133之间的角度可以由接头2136改变。可以根据接头2136的框体2131和框体2133之间的角度，切换显示部2132的图像。图23D、图23E示出头戴式显示器HMD的结构实例。HMD2170包括框体2171、显示部2172、操作按钮2173、固定带2174。例如，HMD2170可以用作VR头戴式显示器。图24A示出车载电子设备的结构实例。例如，汽车2200设置有导航系统2210、后视显示器2220、后座显示器2230等。图24A示意性地示出从后座看到的汽车2200的室内。后视显示器2220用作后视镜也称为内后视镜。后视显示器2220包括框体2221、接头2222、显示部2223。显示部2223由接头2222安装在汽车内，因此可以改变屏面的朝向。汽车2200设置有拍摄车体后方的图像的相机，相机所拍摄的图像实时地被后视显示器2220显示。可以使导航系统2210具有显示汽车2200倒退时显示来自相机的图像的功能。后座显示器2230包括框体2231和显示部2232。框体2231包括固定于前座的头垫2235的杆柄的安装部。后座显示器2230显示例如导航系统2210的图像、TV播放的图像、保存于记录媒体DVD、SD卡等的视频内容等。图24B、图24C示出医用显示装置的结构实例。图24B所示的医用显示装置2250包括框体2251、显示部2252、支撑部2253。支撑部2253可以将医用显示装置2250固定于天花板、墙壁面等。例如，医用显示装置2250设置在手术室、重症监控室等。显示部2252显示术野、患部的图像、患者信息例如，心电图、医用图像例如，X线图像、MRI图像。图24C所示的医用显示装置2260包括框体2261、显示部2262、支撑底座2263。医用显示装置2260是固定式的显示装置，例如，用于医用图像诊断。框体2261以可以旋转的方式安装在支撑底座2263，对应显示图像可以将显示部2262旋转为横向景观方向、竖向肖像方向。[实施方式3]在本实施方式中，说明用于显示控制器IC或者源驱动器IC等的帧存储器。例如，作为帧存储器可以采用包括1T1C1个晶体管、1个电容器型存储器单元的动态随机存取存储器DRAM。另外，可以采用在存储器单元中使用OS晶体管的存储装置以下称为OS存储器。在此，作为OS存储器的一个例子，说明包括1T1C型存储器单元的RAM。在此，将这样的RAM称为DOSRAM注册商标。DOSRAM是DynamicOxideSemiconductorRAM的简称。图25示出DOSRAM的结构实例。《DOSRAM1400》DOSRAM1400包括控制器1405、行电路1410、列电路1415、存储器单元以及检测放大器阵列1420以下称为MC-SA阵列1420。行电路1410包括解码器1411、字线驱动器电路1412、列选择器1413、检测放大驱动器电路1414。列电路1415包括全局检测放大器阵列1416、输入输出电路1417。全局检测放大器阵列1416包括多个全局检测放大器1447。MC-SA阵列1420包括存储器单元阵列1422、检测放大器阵列1423、全局位线GBLL、GBLR。MC-SA阵列1420MC-SA阵列1420具有存储器单元阵列1422层叠于检测放大器阵列1423上的叠层结构。全局位线GBLL、GBLR层叠于存储器单元阵列1422上。DOSRAM1400采用位线被分层为区域位线和全局位线的分层位线结构。存储器单元阵列1422包括N个局部存储器单元阵列1425〈0〉-1425〈N-1〉，其中N为2以上的整数。图26A示出局部存储器单元阵列1425的结构实例。局部存储器单元阵列1425包括多个存储器单元1445、多个字线WL、多个位线BLL、BLR。在图26A的例子中，局部存储器单元阵列1425具有开位线型结构，但是也可以具有折叠位线型结构。图26B示出存储器单元1445的电路结构实例。存储器单元1445包括晶体管MW1、电容器CS1、端子B1、B2。晶体管MW1具有控制电容器CS1的充放电的功能。晶体管MW1的栅极电连接于字线，晶体管MW1的第一端子电连接于位线，晶体管MW1的第二端子电连接于电容器CS1的第一端子。电容器CS1的第二端子电连接于端子B2。端子B2被输入恒电压例如，低电源电压。晶体管MW1包括背栅极，背栅极电连接于端子B1。因此，可以根据施加到端子B1的电压改变晶体管MW1的阈值电压。例如，固定电压例如，负的恒电压可以施加到端子B1，或者可以根据DOSRAM1400的工作，改变施加到端子B1的电压。可以将晶体管MW1的背栅极电连接于晶体管MW1的栅极、源极或者漏极。或者，晶体管MW1不一定需要包括背栅极。检测放大器阵列1423包括N个区域检测放大器阵列1426〈0〉-1426〈N-1〉。区域检测放大器阵列1426包括1个开关阵列1444和多个检测放大器1446。检测放大器1446电连接有位线对。检测放大器1446具有对位线对进行预充电的功能、放大位线对的电压差的功能、保持该电压差的功能。开关阵列1444具有选择位线对，并使选择的位线对和全局位线对互相电连接的功能。在此，将被检测放大器同时比较的2个位线总称为位线对。将被全局检测放大器同时比较的2个全局位线总称为全局位线对。可以将位线对称为一对位线，将全局位线对称为一对全局位线。在此，位线BLL和位线BLR形成1组位线对。全局位线GBLL和全局位线GBLR形成1组全局位线对。在以下的说明中，也使用表现“位线对BLL、BLR”、“全局位线对GBLL、GBLR”。控制器1405控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：对从外部输入的指令信号进行逻辑运算并决定工作模式的功能；生成行电路1410和列电路1415的控制信号以使决定的工作模式被执行的功能；保持从外部输入的地址信号的功能；以及生成内部地址信号的功能。行电路1410行电路1410具有驱动MC-SA阵列1420的功能。解码器1411具有对地址信号进行解码的功能。字线驱动器电路1412生成选择被访问的行的字线WL的选择信号。列选择器1413、检测放大驱动器电路1414是用于驱动检测放大器阵列1423的电路。列选择器1413具有生成选择被访问的列的位线的选择信号的功能。来自列选择器1413的选择信号控制各区域检测放大器阵列1426的开关阵列1444。来自检测放大驱动器电路1414的控制信号使多个区域检测放大器阵列1426的每一个独立驱动。列电路1415列电路1415具有控制数据信号WDA[31：0]的输入的功能以及控制数据信号RDA[31：0]的输出的功能。数据信号WDA[31：0]是写入数据信号，数据信号RDA[31：0]是读出数据信号。全局检测放大器1447电连接于全局位线对GBLL、GBLR。全局检测放大器1447具有放大全局位线对GBLL、GBLR之间的电压差的功能以及保持该电压差的功能。对全局位线对GBLL、GBLR的数据的写入以及读出由输入输出电路1417执行。对DOSRAM1400的写入工作的概要进行说明。通过输入输出电路1417，数据被写入到全局位线对。全局位线对的数据由全局检测放大器阵列1416保持。通过地址信号所指定的区域检测放大器阵列1426的开关阵列1444，全局位线对的数据被写入到被写入数据的列的位线对。区域检测放大器阵列1426放大被写入的数据并保持被放大的数据。在被指定的局部存储器单元阵列1425中，由行电路1410选择对象行的字线WL，对选择行的存储器单元1445写入区域检测放大器阵列1426的保持数据。对DOSRAM1400的读出工作的概要进行说明。由地址信号指定局部存储器单元阵列1425的1行。在被指定的局部存储器单元阵列1425中，选择被读出数据的行的字线WL，存储器单元1445的数据写入到位线。由区域检测放大器阵列1426将各列的位线对的电压差作为数据检测出并保持该数据。由开关阵列1444将地址信号所指定的列的数据写入到全局位线对；该数据选自区域检测放大器阵列1426所保持的数据中。全局检测放大器阵列1416检测出并保持全局位线对的数据。将全局检测放大器阵列1416的保持数据输出到输入输出电路1417。由此，完成读出工作。由于通过电容器CS1的充放电来改写数据，所以理论上对DOSRAM1400的改写次数没有限制，而且数据可以以低能耗写入并读出。存储器单元1445的简单电路结构容易实现大存储容量化。晶体管MW1是OS晶体管。OS晶体管的极小的关态电流可以抑制电容器CS1的电荷泄漏。因此，DOSRAM1400的保持时间比DRAM长很多。由此可以减少刷新频度，而可以降低刷新工作所需要的功率。因此，通过使用DOSRAM1400作为帧存储器，可以降低显示控制器IC以及源驱动器IC的功耗。由于MC-SA阵列1420具有叠层结构，所以可以将位线长度减短为靠近于区域检测放大器阵列1426的长度的长度。通过减短位线，位线电容减小，由此可以降低存储器单元1445的保持电容。另外，通过在区域检测放大器阵列1426中设置开关阵列1444，可以减少长位线的个数。综上理由，DOSRAM1400的访问时驱动的负载被降低，而可以降低显示控制器IC以及源驱动器IC的能耗。《DOSRAM的叠层结构》图27是说明DOSRAM1400的叠层结构例的截面图。DOSRAM1400包括层L10-L14的叠层。区域检测放大器阵列1426设置在层L10和L11中。局部存储器单元阵列1425以与区域检测放大器阵列1426重叠的方式设置在层L12-L14中。层L10中设置有包括在DOSRAM1400中的Si晶体管。层L10包括布线和插头等。Si晶体管的活性层形成在单晶硅片5200中。图27所示的晶体管MQ1是区域检测放大器阵列1426的晶体管。层L11包括布线和插头等。层L10和层L11的叠层中设置有由区域检测放大器阵列1426等的Si构成的电路。层L12中设置有OS晶体管、布线例如、字线、插头等。图27所示的晶体管MW1的结构与后述的OS晶体管5001的结构参照图28A相同。层L13是设置有DOSRAM1400的保持电容电容器CS1的电容层。层L13中还设置有将电容器CS1和晶体管MW1互相电连接的插头。层L14中设置有布线例如，位线BLL、BLR、全局位线GBLL、GBLR、插头等。以下对用于OS存储器等的OS晶体管的结构实例进行说明。《OS晶体管的结构实例1》图28A示出OS晶体管的结构实例。图28A所示的OS晶体管5001是金属氧化物晶体管。图28A的左侧示出OS晶体管5001的沟道长度方向的截面图，图28A的右侧示出OS晶体管5001的沟道宽度方向的截面图。OS晶体管5001形成在绝缘表面上。在此，OS晶体管5001形成在绝缘层5021上。OS晶体管5001被绝缘层5028、5029覆盖。OS晶体管5001包括绝缘层5022-5027、5030、金属氧化物层5011-5013、导电层5050-5054。注意，附图中的绝缘层、金属氧化物层、导电体等可以具有单层结构或叠层结构。这些层可以使用溅射法、分子束外延MBE法、脉冲激光沉积PLD法、CVD法、原子层沉积ALD法等各种任何沉积方法。CVD法的例子包括等离子体CVD法、热CVD法、有机金属CVD法。将金属氧化物层5011-5013总称为氧化物层5010。如图28A所示那样，氧化物层5010包括按金属氧化物层5011、金属氧化物层5012、金属氧化物层5013的顺序层叠的部分。OS晶体管5001为开启状态时，沟道主要形成在氧化物层5010的金属氧化物层5012中。OS晶体管5001的栅电极由导电层5050构成。用作OS晶体管5001的源电极和漏电极的一对电极由导电层5051、5052构成。OS晶体管5001的背栅电极由导电层5053和导电层5054的叠层构成。OS晶体管5001不一定需要包括背栅电极。后述的OS晶体管5002也是同样的。栅极前栅极一侧的栅极绝缘层由绝缘层5027构成。背栅极一侧的栅极绝缘层由绝缘层5024-5026的叠层构成。绝缘层5028是层间绝缘层。绝缘层5029是阻挡层。金属氧化物层5013覆盖金属氧化物层5011、5012以及导电层5051、5052的叠层体。绝缘层5027覆盖金属氧化物层5013。导电层5051、5052各具有隔着金属氧化物层5013及绝缘层5027与导电层5050重叠的区域。用于导电层5050-5054的导电材料的例子包括：以掺杂有磷等的杂质元素的多晶硅为代表的半导体；镍硅化物等硅化物；钼、钛、钽、钨、铝、铜、铬、钕、钪等金属或以上述任何金属为其成分的金属氮化物氮化钽、氮化钛、氮化钼、氮化钨。可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。例如，导电层5050为氮化钽或钨的单层。或者，在导电层5050具有两层结构或三层结构时，可以采用如下组合写在前面的导电体用于绝缘层5027一侧的层：铝、钛；氮化钛、钛；氮化钛、钨；氮化钽、钨；氮化钨、钨；钛、铝、钛；氮化钛、铝、钛；氮化钛、铝、氮化钛。导电层5051及导电层5052具有相同的层结构。例如，在导电层5051为单层时，可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽及钨等的任何金属或以这些任何金属为其主要成分的合金。在导电层5051具有两层结构或三层结构时，可以采用如下组合写在前面的导电体用于绝缘层5027一侧的层：钛、铝；钨、铝；钨、铜；铜-镁-铝合金、铜；钛、铜；钛或氮化钛、铝或铜、钛或氮化钛；钼或氮化钼、铝或铜、钼或氮化钼。例如，优选的是，导电层5053为具有氢阻挡性的导电层例如，氮化钽层，导电层5054为其导电率比导电层5053高的导电层例如，钨层。通过采用该结构，导电层5053和导电层5054的叠层具有布线的功能以及抑制氢扩散到氧化物层5010的功能。用于绝缘层5021-5030的绝缘材料的例子包括：氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝。绝缘层5021-5030各使用这些绝缘材料的单层结构或叠层结构形成。用于绝缘层5021-5030的层可以包含多种绝缘材料。注意，在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。在OS晶体管5001中，氧化物层5010优选被具有氧和氢的阻挡性的绝缘层以下将这种绝缘层称为阻挡层包围。通过采用该结构，可以抑制氧从氧化物层5010释放出而氢侵入到氧化物层5010，由此可以提高OS晶体管5001的可靠性及电特性。例如，绝缘层5029被用作阻挡层，绝缘层5021、5022、5024中的至少一个被用作阻挡层。阻挡层可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等的材料形成。可以在氧化物层5010和导电层5050之间设置另一个阻挡层。或者，也可以设置具有氧和氢的阻挡性的金属氧化物层作为金属氧化物层5013。绝缘层5030优选为防止导电层5050的氧化的阻挡层。在使绝缘层5030具有氧阻挡性时，可以抑制由从绝缘层5028等脱离的氧导致导电层5050氧化。例如，绝缘层5030可以使用氧化铝等金属氧化物形成。示出绝缘层5021-5030的结构实例。在该实例中，绝缘层5021、5022、5025、5029、5030都被用作阻挡层。绝缘层5026-5028是包含过剩氧的氧化物层。绝缘层5021使用氮化硅形成，绝缘层5022使用氧化铝形成，绝缘层5023使用氧氮化硅形成。背栅极一侧的栅极绝缘层5024-5026使用氧化硅、氧化铝和氧化硅的叠层形成。前栅极一侧的栅极绝缘层5027使用氧氮化硅形成。层间绝缘层5028使用氧化硅形成。绝缘层5029、5030使用氧化铝形成。图28A示出氧化物层5010具有3层结构的例子，但是本发明的一个实施方式不局限于此。例如，氧化物层5010可以具有没有金属氧化物层5011或者金属氧化物层5013的2层结构，也可以由金属氧化物层5011-5013中的任何1层构成。或者，氧化物层5010可以由4层以上的金属氧化物层构成。《OS晶体管的结构实例2》图28B示出OS晶体管的结构实例。图28B所示的OS晶体管5002是OS晶体管5001的变形例子。OS晶体管5002的与OS晶体管5001不同之处主要是栅电极的结构。图28B的左侧是OS晶体管5002的沟道长方向的截面图，图28B的右侧是OS晶体管5002的沟道宽方向的截面图。在形成于绝缘层5028中的开口部中设置有金属氧化物层5013、绝缘层5027及导电层5050。也就是说，通过利用绝缘层5028的开口部以自对准的方式形成栅电极。因此，在OS晶体管5002中，栅电极5050不具有隔着栅极绝缘层5017与源电极或漏电极5051、5052重叠的区域。由此，可以降低栅极-源极之间的寄生电容及栅极-漏极之间的寄生电容，从而可以提高频率特性。此外，由于可以利用绝缘层5028的开口部控制栅电极的宽度，所以容易地制造沟道长度短的OS晶体管。[实施方式4]在本实施方式中，对混合型显示装置进行说明。《混合型显示装置》图29示出子像素20R参照图11A的截面结构。子像素20G、20B的截面结构也与子像素20R相同。图29的左侧示出子像素25R的重要部分，图29的右侧示出子像素27R的重要部分。栅极驱动器电路290A、290B、开关阵列295、296与像素阵列280一起形成。在此，将栅极驱动器电路290A、290B以及开关阵列295、296总称为外围电路299。图30示出作为外围电路299的典型的开关阵列295的晶体管MS1参照图17A、图17B的截面结构。并且，图30示出公用接触部795、端子部796的截面结构。显示装置270包括衬底701、702、密封剂704、705、取向膜756、757、晶体管层790、EL元件层791、液晶层792。为了制造晶体管层790、EL元件层791，使用与衬底702不同的晶体管制造用衬底在此将这衬底称为临时衬底。作为临时衬底，例如可以使用用于制造EL显示面板的母玻璃。在临时衬底上形成分离层，在分离层上形成晶体管层790，在晶体管层790上形成EL元件层791。使用密封剂704将衬底701固定在EL元件层791的上方。然后，和分离层一起将临时衬底从晶体管层790分离。接着，进行与制造液晶显示面板的工序相同的单元工序。在通过分离工序暴露出的晶体管层790的表面形成取向膜756。准备设置有取向膜757等的衬底702。使用密封剂705将液晶层792密封在晶体管层790和衬底702之间。晶体管层790包括半导体层711-713、导电层720-722、725-727、731-736、741-749、绝缘层770-775、滤色片层760_R。对设置在晶体管层790中的各种元件例如，晶体管、电容器、电阻器等的装置结构没有特别的限制。以适合于像素阵列280、栅极驱动器电路290A、290B、开关阵列295、296的功能的方式选择装置结构。晶体管的装置结构的例子为顶栅极结构、底栅极结构、具备栅极前栅极和底栅极双方的双栅极结构、以及相对1个半导体层具有多个栅电极的多栅极结构。对包含在晶体管的沟道形成区域活性层中的半导体的类型组成及结晶结构等没有特别的限制。用于活性层的半导体大致分为单晶半导体、非单晶半导体。非单晶的例子包括多晶半导体、微晶半导体、非晶半导体。半导体材料的例子包括包含Si、Ge、C等第14族元素中的一种或多种的半导体例如，硅、硅锗、碳化硅等、氧化物半导体，氮化镓等化合物半导体。在这里示出的例子中，像素阵列280以及外围电路299包括相同导电型晶体管；设置在晶体管层790中的晶体管是n型晶体管和OS晶体管。绝缘层770用作晶体管层790的钝化膜。绝缘层771用作像素阵列280以及外围电路299的晶体管的底层绝缘层。导电层725为LC元件RE1的像素电极，包括开口725a。在对绝缘层770进行蚀刻以形成开口的工序中，导电层720-722用作停蚀层。导电层720-722可以防止在蚀刻工序中分离层被损伤。导电层731-736设置在绝缘层771上。导电层731构成布线GLL，包括用作晶体管M1的栅电极的区域。导电层732构成布线GLE，包括用作晶体管M2的栅电极的区域。导电层733、734分别构成布线ANL、CSL。在绝缘层772上设置有半导体层711-713。绝缘层772构成像素阵列280、外围电路299的晶体管的栅极绝缘层。半导体层711、712、713分别为晶体管M1、M3、MS1的半导体层。在此，半导体层711-713使用金属氧化物形成。在绝缘层772上设置有导电层741-747。导电层741构成布线SLL，包括用作晶体管M1的源电极和漏电极中的一个的区域。导电层742构成晶体管M1的源电极和漏电极中的另一个，电连接于导电层725。导电层743、744构成晶体管M3的源电极、漏电极。导电层744电连接于导电层733。导电层745、746构成晶体管MS1的源电极、漏电极。导电层734、绝缘层772和导电层742重叠的区域用作电容器C1。公用接触部795包括端子765，端子部796包括端子766。端子765包括导电层721、726，端子766包括导电层722、727。导电层747构成引线。在图30的例子中，由导电层747使端子765和端子766互相电连接。绝缘层773、774用作像素阵列280以及外围电路299的晶体管的钝化膜。在绝缘层773上设置有导电层748、749。导电层748构成晶体管M3的背栅电极，导电层749构成晶体管MS1的背栅电极。滤色片层760_R覆盖绝缘层773而设置。滤色片层760_R是对应子像素20R的颜色的红色滤色片层。子像素20G、20B分别设置有绿色、蓝色的滤色片层。可以适当地设置EL元件EE1的滤色片层。绝缘层775覆盖滤色片层而设置。绝缘层775用作平坦化膜。因此，绝缘层775优选使用聚酰亚胺树脂、丙烯酸树脂等树脂形成。EL元件层791包括导电层750、751、EL层752、绝缘层776、777。导电层750是EL元件EE1的像素电极。导电层750电连接于导电层743。绝缘层776覆盖导电层750而设置。在绝缘层776上设置有绝缘层777。绝缘层777用作维持衬底701和EL元件层791之间的空间的隔离物。绝缘层775、776上层叠有EL层752、导电层751。导电层751是EL元件EE1的公共电极。绝缘层776在与导电层725的开口725a重叠的区域中具有开口726a。在开口726a露出导电层750。形成在开口726a中的导电层750、EL层752、导电层751的叠层构成EL元件EE1的发光区域。EL层752至少包含通过空穴和电子的再结合可以发光的发光材料。EL层752可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等的功能层。在此，EL层752发出子像素20的颜色的光。或者，所有的子像素20可以设置有发白色光的EL层752。通过设置发出子像素20的颜色的光的EL层752，由于可以从衬底702有效地提取来自EL元件EE1的光782，所以可以节省功耗。另外，可以提高显示装置270的显示品质对比度、颜色再现性。衬底702相当于液晶显示面板的对置衬底。衬底702设置有绝缘层728、导电层755、取向膜757、保护层758、滤色片层761_R、遮光层762。绝缘层728用作维持衬底702和衬底701晶体管层790之间的空间的隔离物。导电层755是LC元件RE1的公共电极。滤色片层761_R是LC元件RE1的滤色片层，为红色的滤色片层。衬底702设置有对应于子像素20的颜色的滤色片层。在此，红色、绿色、蓝色的滤色片层以条状排列。遮光层762屏蔽无助于显示的区域免受光。外围电路299被遮光层762覆盖。在像素阵列280中，相邻的像素电极导电层725之间被遮光层762覆盖。密封剂705包括导电性粒子705a。通过使用包含导电性粒子705a的密封剂705密封液晶层792，在公用接触部795中，可以将导电层755电连接于端子765。注意，也可以仅在密封剂705中的公用接触部795中以及其近旁设置导电性粒子705a。通过包含导电性粒子706a的各向异性导电膜ACF706，FPC797电连接于端子766。也就是说，设置在衬底702上的公共电极导电层755通过端子765、引线导电层747、端子766电连接于FPC797。显示装置270的显示原理正如实施方式1参照图11B所述。从衬底702入射的外光780穿过滤色片层761_R、导电层755、液晶层792等被导电层725反射。被导电层725反射的光781再次穿过滤色片761_R、液晶层792、导电层755等从衬底702射出。来自EL元件EE1的光782被导电层751反射，穿过导电层750、滤色片层760_R、导电层725的开口725a、滤色片层761_R等从衬底702射出。包括在显示装置270中的各层可以具有单层结构或叠层结构。用于导电层的导电材料的例子包括铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍等的金属、上述金属的合金以及化合物。其他例子是包含磷等的杂质元素的多晶硅、包含金属氧化物的透光性导电体。透光性导电体的例子包括包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物被称为ITO、铟锌氧化物、添加有二氧化硅的铟锡氧化物等金属氧化物。用于显示装置270中的绝缘层的绝缘材料的例子包括氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽。其他例子是树脂材料如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯树脂、硅氧烷树脂、聚酰胺树脂、环氧树脂等。注意，本说明书中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。[实施例1]对实施方式1的接收器141参照图3以及比较例的接收器的工作使用电路模拟进行确认。图34示出进行模拟的比较例的接收器的电路图。接收器950包括放大器电路951、952、电平转换器953。接收器950的晶体管全都为MV装置。放大器电路951、952相当于将放大器电路150、160图2的NMOS、PMOS变更为PMOS、NMOS而得到的电路。电平转换器953由CMOS反相器电路构成。放大器电路951、952被输入电源电压Vdda、Vssa，电平转换器953被输入电源电压Vddd、Vssd。电平转换器953以将从放大器电路952输出的信号的MV电平降低为LV电平的方式设置。在模拟中，接收器141、950的电源电压、偏置电压被设定为如下值：Vddd＝1.2V、Vssd＝0V、Vdda＝3.3V、Vssa＝0V、Vcs1＝0.573V、Vbs1＝0.756V、Vcs2＝0.466V、Vbs2＝0.623V。不管NMOS还是PMOS，MV装置的等效氧化物厚度Tox都为14.3nm。LVNMOS装置的Tox为2.6nm，LVPMOS装置的Tox为2.75nm。图31A至图32C示出电路模拟的结果。作为模拟器采用了SPICE。通过电路模拟确认了频率为300MHz、750MHz的差分时钟信号输入时的接收器141、950的工作。传送延迟时间图31A示出输入到接收器141、950的端子INP、INN的300MHz的差分时钟信号的波形。端子INP、INN的最大电压为1.425V，其最小电压为1.075V。图31B示出输入300MHz的差分时钟信号时的接收器141的输出信号的波形，图31C示出接收器950的输出波形。可以确认到相对于300MHz的差分时钟信号的输入，接收器141、950都正常工作，并且确认到接收器141的传送延迟时间比接收器950短。工作频率图32A示出输入到接收器141、950的端子INP、INN的750MHz的差分时钟信号的波形。端子INP、INN的最大电压和最小电压与图31A相同。图32B示出输入750MHz的差分时钟信号时的接收器141的输出信号的波形，图32C示出接收器950的输出波形。如图32B所示，相对于750MHz的差分时钟信号的输入，接收器141输出单端时钟信号，正常工作。另一方面，图32C示出不正常工作的接收器950。也就是说，可以确认到接收器141的最大工作频率比接收器950高。在本实施例中确认到当由在输出级无需设置电平转换器的电路构成接收器时，可以缩短传送延迟时间以及提高其工作频率。符号说明5：外光、20、20R、20G、20B、20W、2122、23、25、25R、27、27R、27G、27B、27a、27b、27c、27d、28、28a、28b、28c、28d：子像素、90：差分传输系统、100：接收器、102：接口电路、103：内部电路、105：变送器、106：接口电路、108：传输媒体、110：放大器电路、111：差分对、112：电流源、113：负载电路、120：放大器电路、140、141、142、143、144：接收器、150、151、160、161：放大器电路、172：上拉电路、173：下拉电路、174：锁存电路、175、176：时钟控制反相器、177、178：反相器、180：偏置电压生成电路、200、201：LVDS接收器IC、210：接收器、212：偏置电压生成电路、213：参考电流生成电路、215：逻辑电路、220：串-平转换电路、221：锁相环PLL电路、240、241、242：显示系统、250：处理单元、251：执行单元、252：存储装置、254：电源电路、255：传感器单元、256：光传感器装置、257：倾斜传感器装置、258：开关传感器装置、260：触摸传感器装置、261：传感器阵列、262：触摸传感器控制器IC、263、264：接口电路、265：控制器电路单元、266：驱动器电路单元、267：传感器电路单元、270、271：显示装置、280、281、282、283：像素阵列、290A、290B：栅极驱动器电路、295：开关阵列、295a、295b：开关电路、296：开关阵列、296a：开关电路、300、301：显示控制器IC、303：源驱动器IC、310：接口电路、312：LVDS接收器单元、313：接收器、314：偏置电压生成电路、315：控制器单元、317：驱动器电路单元、318、320：接口电路、322：LVDS接收器单元、325：控制器单元、327：接口电路、328：LVDS收发机单元、330：控制器、332：时钟生成电路、333：时机控制器、334：寄存器、335：帧存储器、336：线存储器、338：解码器、340：图像处理单元、341：伽马校正电路、342：调光电路、343：调色电路、344：EL校正电路、351：控制逻辑电路、352：移位寄存器、353：锁存电路、354：电平转换器、355：数字模拟转换电路DAC、356：放大器电路、360：电流检测电路、361：控制逻辑电路、362：积分电路、363：模拟数字转换电路ADC、364：并-串转换电路、372、373：偏置电压生成电路、375：电平转换器、380：接口电路、382：LVDS接收器单元、385：驱动器电路单元、387：接口电路、401、402：衬底、405：密封剂、406：FPC、410：晶体管层、411：EL元件层、412：LC层、415：像素电极、415a：开口、416：像素电极、417：端子部、418、419：公共电极、420：滤色片、424：外光、425、426：光、701、702：衬底、704、705：密封剂、705a、706a：导电性粒子、706：各向异性导电薄膜ACF、711、712、713：半导体层、720、721、722、725、726、727、731、732、733、734、741、742、743、744、745、746、747、748、749、750、751、755：导电层、725a、726a：开口、752：EL层、756、757：取向膜、758：保护层、760_R、761_R：滤色片层、762：遮光层、765、766：端子、728、770、771、772、773、774、775、776、777：绝缘层、780：外光、781、782：光、790：晶体管层、791：EL元件层、792：液晶层、795：公用接触部、796：端子部、797：FPC、900、950：接收器、902：接口电路、903：内部电路、910、920、951、952：放大器电路、911：差分对、912：电流源、930、953：电平转换器、1400：DOSRAM、1405：控制器、1410：行电路、1411：解码器、1412：字线驱动器电路、1413：列收集器、1414：检测放大驱动器电路、1415：列电路、1416：全局检测放大器阵列、1417：输入输出电路、1420：存储器单元以及检测放大器MC-SA阵列、1422：存储器单元阵列、1423：检测放大器阵列、1425：局部存储器单元阵列、1426：区域检测放大器阵列、1444：开关阵列、1445：存储器单元、1446：检测放大器、1447：全局检测放大器、2010、2030、2050、2070：信息终端、2011、2031、2051、2071、2072、2101、2121、2131、2133、2171、2221、2231、2251、2261：框体、2012、2032、2052、2073、2074、2102、2122、2132、2172、2223、2232、2252、2262：显示部、2013：操作按钮、2014：外部连接端口、2015：扬声器、2016：麦克风、2020：無线信号、2033：表冠、2034：表带、2035：检测单元、2110：显示装置、2134：操作键、2136：接头、2173：操作按钮、2053：铰链、2103、2263：支撑底座、2120：笔记本式计算机、2123：键盘、2124：指向装置、2130：视频拍摄装置、2135：镜头、2170：HMD、2174：固定带、2200：汽车、2210：导航系统、2220：后视显示器、2222：接头、2230：后座显示器、2235：头垫、2250、2260：医用显示装置、2253：支撑部、5001、5002：OS晶体管、5010：氧化物层、5011、5012、5013：金属氧化物层、5021、5022、5023、5024、5025、5026、5027、5028、5029、5030：绝缘层、5050、5051、5052、5053、5054：导电层、5200：单晶硅晶片、R11、R12：电阻器、Rt：电阻器、Rd1、Rd2：负载、C1C2、C3、CS1：电容器、EE1：电致发光EL元件、RE1：液晶LC元件、NL13、NL14、NL24、NL25、NL26、NL27、NL28、NL29、NL31、NL32、NL33、NL34、NL42、NL51、NL52、NL53、NL54、NM1、NM2、NM11、NM12、M1、M2、M3、M4、M5、M6、MQ1、MS1、MS2、MS3、MS4、MS5、MS6、MS11、MS12、MS13、MS14、MS15、MS16、MS31、MS32、MS33、MS34、MS35、MS36、MW1、PL11、PL12、PL13、PL14、PL21、PL22、PL23、PL24、PL25、PL31、PL32、PL33、PL42：晶体管、PM1、PM2、B1B2、INN1、INN2、INN、INP1、INP2、INP、NBIAS、NCAS、OUT2、OUTN1、OUTP1、OUT、PBIAS、PCAS、STBY、VH、VL：端子、CE、CKINN、CKINP、M、P1、P2、RCKO、RINN1、RINN2、RINN3、RINN4、RINP1、RINP2、RINP3、RINP4、ROT1、ROT2、ROT3、ROT4、S、VH1、VL1：引脚、ANL、CSL、DRL、GLE、GLE1、GLE2、GLL、ML、SLE、SLE1、SLE2、SLL、SNL：布线、L10、L11、L12、L13、L14：层。本申请基于2016年8月30日提交到日本专利局的日本专利申请No.2016-167915，通过引用将其完整内容并入在此。

权利要求：1.一种接收器，被构成为接收第一差分信号并输出第一单端信号，包括：第一输入端子；第二输入端子；第一输出端子；第一放大器电路；以及第二放大器电路，其中，所述第一输入端子以及所述第二输入端子是所述第一差分信号的输入端子，其中，所述第一输出端子是所述第一单端信号的输出端子,其中，所述第一放大器电路是差分输入、差分输出放大器电路，其中，所述第二放大器电路是差分输入、单端输出放大器电路，其中，所述第一放大器电路的两个输入端子中的一个与所述第一输入端子电连接，另一个与所述第二输入端子电连接，其中，所述第一放大器电路的两个输出端子中的一个与所述第二放大器电路的两个输入端子中的一个电连接，另一个与所述第二放大器电路的另一个输入端子电连接，其中，所述第二放大器电路的输出端子与所述第一输出端子电连接，其中，所述第一放大器电路的差分对包括第一晶体管以及第二晶体管，其中，所述第二放大器电路的差分对包括第三晶体管以及第四晶体管，并且其中，所述第一晶体管以及所述第二晶体管的耐压高于所述第三晶体管以及所述第四晶体管的耐压。2.根据权利要求1所述的接收器，其中所述第一晶体管以及所述第二晶体管是n沟道型晶体管，并且其中所述第三晶体管以及所述第四晶体管是p沟道型晶体管。3.根据权利要求1所述的接收器，其中第一电源电压与被输入所述第一单端信号的电路的高电平电源电压相同，并且其中第二电源电压与所述电路的低电平电源电压相同。4.根据权利要求1所述的接收器，其中所述第一放大器电路包括第五晶体管以及第六晶体管，其中所述第二放大器电路包括第七晶体管以及第八晶体管，其中所述第五晶体管被构成为生成供应到所述第一放大器电路的所述差分对的第一偏置电流，其中所述第六晶体管被构成为关闭所述第五晶体管，其中所述第七晶体管被构成为生成供应到所述第二放大器电路的所述差分对的第二偏置电流，并且其中所述第八晶体管被构成为关闭所述第七晶体管。5.根据权利要求4所述的接收器，其中所述第一输出端子电连接于上拉电路，并且其中所述上拉电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。6.根据权利要求4所述的接收器，其中所述第一输出端子电连接于下拉电路，并且其中所述下拉电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。7.根据权利要求4所述的接收器，其中所述第一输出端子电连接于锁存电路，并且其中所述锁存电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。8.根据权利要求1所述的接收器，其中所述第一放大器电路是折叠式共源共栅运算放大器。9.根据权利要求1所述的接收器，其中所述第二放大器电路是缓冲运算放大器。10.一种显示装置，包括：像素阵列；栅极驱动器电路；以及包括被构成为接收图像信号的接口电路的驱动器IC，其中，所述接口电路包括权利要求1所述的接收器，并且其中，所述栅极驱动器电路以及所述驱动器IC电连接于所述像素阵列。11.一种接收器，被构成为接收第一差分信号并输出第一单端信号，包括：第一输入端子；第二输入端子；第一输出端子；第一放大器电路；以及第二放大器电路，其中，所述第一输入端子以及所述第二输入端子是所述第一差分信号的输入端子，其中，所述第一输出端子是所述第一单端信号的输出端子,其中，所述第一放大器电路是差分输入、差分输出放大器电路，其中，所述第二放大器电路是差分输入、单端输出放大器电路，其中，所述第一放大器电路的两个输入端子中的一个与所述第一输入端子电连接，另一个与所述第二输入端子电连接，其中，所述第一放大器电路的两个输出端子中的一个与所述第二放大器电路的两个输入端子中的一个电连接，另一个与所述第二放大器电路的另一个输入端子电连接，其中，所述第二放大器电路的输出端子与所述第一输出端子电连接，其中，所述第一放大器电路的差分对包括第一晶体管以及第二晶体管，其中，所述第二放大器电路的差分对包括第三晶体管以及第四晶体管，并且其中，所述第一晶体管以及所述第二晶体管的每一个的栅极绝缘层厚于所述第三晶体管以及所述第四晶体管的每一个的栅极绝缘层。12.根据权利要求11所述的接收器，其中所述第一晶体管以及所述第二晶体管是n沟道型晶体管，并且其中所述第三晶体管以及所述第四晶体管是p沟道型晶体管。13.根据权利要求11所述的接收器，其中第一电源电压与被输入所述第一单端信号的电路的高电平电源电压相同，并且其中第二电源电压与所述电路的低电平电源电压相同。14.根据权利要求11所述的接收器，其中所述第一放大器电路包括第五晶体管以及第六晶体管，其中所述第二放大器电路包括第七晶体管以及第八晶体管，其中所述第五晶体管被构成为生成供应到所述第一放大器电路的所述差分对的第一偏置电流，其中所述第六晶体管被构成为关闭所述第五晶体管，其中所述第七晶体管被构成为生成供应到所述第二放大器电路的所述差分对的第二偏置电流，并且其中所述第八晶体管被构成为关闭所述第七晶体管。15.根据权利要求14所述的接收器，其中所述第一输出端子电连接于上拉电路，并且其中所述上拉电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。16.根据权利要求14所述的接收器，其中所述第一输出端子电连接于下拉电路，并且其中所述下拉电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。17.根据权利要求14所述的接收器，其中所述第一输出端子电连接于锁存电路，并且其中所述锁存电路在所述第五晶体管以及所述第七晶体管处于关闭状态时为激活状态。18.根据权利要求11所述的接收器，其中所述第一放大器电路是折叠式共源共栅运算放大器。19.根据权利要求11所述的接收器，其中所述第二放大器电路是缓冲运算放大器。20.一种显示装置，包括：像素阵列；栅极驱动器电路；以及包括被构成为接收图像信号的接口电路的驱动器IC，其中，所述接口电路包括权利要求11所述的接收器，并且其中，所述栅极驱动器电路以及所述驱动器IC电连接于所述像素阵列。

百度查询： 株式会社半导体能源研究所 接收差分信号的接收器、包括接收器的IC以及显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD