申请/专利权人：武汉科技大学

申请日：2023-11-17

公开（公告）日：2024-03-26

公开（公告）号：CN117768082A

主分类号：H04L9/00

分类号：H04L9/00;H04L9/32

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.12#实质审查的生效;2024.03.26#公开

摘要：本发明涉及一种基于忆阻器的混沌PUF电路及其使用方法。其技术方案是：忆阻器选择电路101的端子VSEL与分路器103的端子SEL连接，忆阻器选择电路101的端子Mout_A分别与D触发器102的端子D、分路器103的端子IN和第1电容器105的一端连接，忆阻器选择电路101的端子Mout_B分别与第2电容器106的一端、电感器107的一端连接；D触发器102的端子CLK、端子Q与对应的电压输入端子Vclk、电压输出端子VR连接；分路器103的端子1_CHAN通过非线性负阻电路104分别与第1电容器105的另一端、第2电容器106的另一端、电感器107的另一端和GND连接。本发明工作步骤少、硬件消耗小、抗机器学习能力强，具有良好的核心性能指标。

主权项：1.一种基于忆阻器的混沌PUF电路，其特征在于：所述基于忆阻器的混沌PUF电路由忆阻器选择电路101、D触发器102、分路器103、非线性负阻电路104、第1电容器105、第2电容器106和电感器107组成；忆阻器选择电路101的端子VRESET与电压输入端子Vrs连接；忆阻器选择电路101的端子VSEL与电压输入端子Vctr连接；忆阻器选择电路101的端子Vs11、……、Vs1i、……、Vs1N与对应的电压输入端子Vc11、……、Vc1i、……、Vc1N连接；……；忆阻器选择电路101的端子Vsk1、……、Vski、……、VskN与对应的电压输入端子Vck1、……、Vcki、……、VckN连接；……；忆阻器选择电路101的端子VsM1、……、VsMi、……、VsMN与对应的电压输入端子VcM1、……、VcMi、……、VcMN连接；忆阻器选择电路101的端子VSEL与分路器103的端子SEL连接；忆阻器选择电路101的端子Mout_A分别与D触发器102的端子D、分路器103的端子IN和第1电容器105的一端连接，忆阻器选择电路101的端子Mout_B分别与第2电容器106的一端和电感器107的一端连接；D触发器102的端子CLK与电压输入端子Vclk连接；D触发器102的端子Q与电压输出端子VR连接；分路器103的端子0_CHAN与GND连接，分路器103的端子1_CHAN与非线性负阻电路104的端子a连接；非线性负阻电路104的端子b分别与第1电容器105的另一端、第2电容器106的另一端、电感器107的另一端和GND连接；所述电压输入端子为所述基于忆阻器的混沌PUF电路的电压输入端子；所述电压输出端子为所述基于忆阻器的混沌PUF电路的电压输出端子；所述忆阻器选择电路101由M个N线-2N线译码器201、M×2N个NMOS晶体管202、M×2N个忆阻器203、第1分路器204和第2分路器205组成；其中：M表示忆阻器选择电路101中N线-2N线译码器201的个数；N表示忆阻器选择电路101中：第1个N线-2N线译码器201的端子A11～A1N的个数，……，第k个N线-2N线译码器201的端子Ak1～AkN的个数，……，第M个N线-2N线译码器201的端子AM1～AMN的个数；第1个N线-2N线译码器201的端子A11、……、A1i、……、A1N与对应的忆阻器选择电路101的端子Vs11、……、Vs1i、……、Vs1N连接；第1个N线-2N线译码器201的端子Y11、……、Y1j、……、与对应的Q11NMOS晶体管202的栅极、……、Q1jNMOS晶体管202的栅极、……、NMOS晶体管202的栅极连接；Q11NMOS晶体管202的漏极、……、Q1jNMOS晶体管202的漏极、……、NMOS晶体管202的漏极与对应的M11忆阻器203的端子AR0、……、M1j忆阻器203的端子AR0、……、忆阻器203的端子AR0连接；……；第k个N线-2N线译码器201的端子Ak1、……、Aki、……、AkN与对应的忆阻器选择电路101的端子Vsk1、……、Vski、……、VskN连接；第k个N线-2N线译码器201的端子Yk1、……、Ykj、……、与对应的Qk1NMOS晶体管202的栅极、……、QkjNMOS晶体管202的栅极、……、NMOS晶体管202的栅极连接；Qk1NMOS晶体管202的漏极、……、QkjNMOS晶体管202的漏极、……、NMOS晶体管202的漏极与对应的Mk1忆阻器203的端子AR0、……、Mkj忆阻器203的端子AR0、……、忆阻器203的端子AR0连接；……；第M个N线-2N线译码器201的端子AM1、……、AMi、……、AMN与对应的忆阻器选择电路101的端子VsM1、……、VsMi、……、VsMN连接；第M个N线-2N线译码器201的端子YM1、……、YMj、……、与对应的QM1NMOS晶体管202的栅极、……、QMjNMOS晶体管202的栅极、……、NMOS晶体管202的栅极连接；QM1NMOS晶体管202的漏极、……、QMjNMOS晶体管202的漏极、……、NMOS晶体管202的漏极与对应的MM1忆阻器203的端子AR0、……、MMj忆阻器203的端子AR0、……、忆阻器203的端子AR0连接；第1分路器204的端子SEL分别与第2分路器205的端子SEL和忆阻器选择电路101的端子VSEL连接；第1分路器204的端子IN分别与M11忆阻器203的端子AR1、……、M1j忆阻器203的端子AR1、……、忆阻器203的端子AR1连接，……，第1分路器204的端子IN分别与Mk1忆阻器203的端子AR1、……、Mkj忆阻器203的端子AR1、……、忆阻器203的端子AR1连接，……，第1分路器204的端子IN分别与MM1忆阻器203的端子AR1、……、MMj忆阻器203的端子AR1、……、忆阻器203的端子AR1连接；第1分路器204的端子0_CHAN与忆阻器选择电路101的端子VRESET连接，第1分路器204的端子1_CHAN与忆阻器选择电路101的端子Mout_A连接；第2分路器205的端子IN分别与Q11NMOS晶体管202的源极、……、Q1jNMOS晶体管202的源极、……、NMOS晶体管202的源极连接，……，第2分路器205的端子IN分别与Qk1NMOS晶体管202的源极、……、QkjNMOS晶体管202的源极、……、NMOS晶体管202的源极连接，……，第2分路器205的端子IN分别与QM1NMOS晶体管202的源极、……、QMjNMOS晶体管202的源极、……、NMOS晶体管202的源极连接；第2分路器205的端子0_CHAN与GND连接，第2分路器205的端子1_CHAN与忆阻器选择电路101的端子Mout_B连接；所述非线性负阻电路104由第1运算放大器301、第2运算放大器304、第1电阻器302、第2电阻器303、第3电阻器305、第4电阻器306、第5电阻器307和第6电阻器308组成；第1运算放大器301的输入端子V+分别与第1电阻器302的一端、第2运算放大器304的输入端子V+、第3电阻器305的一端和非线性负阻电路104的端子a连接，第1运算放大器301的输入端子V-分别与第2电阻器303的一端和第6电阻器308的一端连接，第1运算放大器301的输出端子Vo分别与第1电阻器302的另一端和第2电阻器303的另一端连接；第2运算放大器304的输入端子V-分别与第4电阻器306的一端和第5电阻器307的一端连接，第2运算放大器304的输出端子Vo分别与第3电阻器305的另一端和第4电阻器306的另一端连接，第5电阻器307的另一端分别与第6电阻器308的另一端和非线性负阻电路104的端子b连接。

全文数据：

权利要求：

百度查询： 武汉科技大学 一种基于忆阻器的混沌PUF电路及其使用方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD