申请/专利权人：上海奎芯集成电路设计有限公司

申请日：2024-01-08

公开（公告）日：2024-04-02

公开（公告）号：CN117806417A

主分类号：G06F1/06

分类号：G06F1/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本发明提供一种适用于写入均衡的训练电路和训练方法，在皮秒级训练模式下，通过皮秒级训练电路，基于当前工作频率和基准时钟信号，控制主时钟生成电路生成第一待对齐主时钟信号以及控制写入时钟生成电路生成第一待对齐写入时钟信号，控制延迟电路依次基于不同的延时档位对第一待对齐写入时钟信号进行延迟，直至训练结束；在UI级训练模式下，基于当前工作频率和基准时钟信号，控制主时钟生成电路生成第二待对齐主时钟信号以及控制写入时钟生成电路生成第二待对齐写入时钟信号，控制延迟电路依次基于不同的延时档位对第二待对齐写入时钟信号进行延迟，直至训练结束，可以在不同工作频率下快速得到对齐的CK信号和WCK信号，实现写均衡训练。

主权项：1.一种适用于写入均衡的训练电路，其特征在于，包括：训练控制电路、皮秒级训练电路、主时钟生成电路、写入时钟生成电路和延迟电路；其中，所述训练控制电路用于在当前工作频率小于第一预设频率时，控制进入皮秒级训练模式，以及基于存储设备的数据输入输出环路返回的采样信号确定皮秒级训练模式是否结束；所述皮秒级训练电路用于在皮秒级训练模式下，基于当前工作频率和基准时钟信号，控制所述主时钟生成电路生成第一待对齐主时钟信号以及控制所述写入时钟生成电路生成第一待对齐写入时钟信号后，控制所述延迟电路依次基于不同的延时档位对所述第一待对齐写入时钟信号进行延迟，得到第一延迟写入时钟信号，并将所述第一待对齐主时钟信号和所述第一延迟写入时钟信号传递至存储设备，直至所述训练控制电路基于所述存储设备的数据输入输出环路返回的采样信号确定皮秒级训练模式结束。

全文数据：

权利要求：

百度查询： 上海奎芯集成电路设计有限公司 适用于写入均衡的训练电路和训练方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD