申请/专利权人：苏州菲达旭微电子有限公司

申请日：2017-12-27

公开（公告）日：2024-04-02

公开（公告）号：CN107888173B

主分类号：H03K17/22

分类号：H03K17/22

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2018.11.16#著录事项变更;2018.05.01#实质审查的生效;2018.04.06#公开

摘要：本发明公开一种上电复位电路，其包括电流产生电路、电流镜电路和电流比较电路，电流产生电路包括：MOS晶体管对和电阻对，用于产生电流信号，电流镜电路用于处理产生的电流信号；电流比较电路用于产生上电复位信号。本发明采用拓扑结构，使输出的上电复位信号随环境温度的变化具有补偿特性，并且电源电压翻转点仅与单类型的有源器件比值和电阻器件比值相关，大大降低了在大规模生产过程中由于器件离散型因素和实际工作过程中的环境温度变化因素导致的电源电压翻转点偏移问题，性能可靠，低功耗。

主权项：1.一种上电复位电路，其特征在于，包括：电流产生电路，包括：MOS晶体管对和电阻对，所述电流产生电路用于产生电流信号；MOS晶体管对包括：两个成比例的第一MOS晶体管和第二MOS晶体管，第一MOS晶体管和第二MOS晶体管的源极一同接在第一电源线上，第一MOS晶体管的栅极通过第一电阻的一端与第二MOS晶体管的栅极连接，第一MOS晶体管的漏极与第一电阻的一端相连；所述第一MOS晶体管和所述第二MOS晶体管都工作在亚阈值区，所述第一MOS晶体管的宽长比大于所述第二MOS晶体管的宽长比；电阻对包括：两个成比例的第一电阻和第二电阻，第一电阻接在第一MOS晶体管的栅极和第二MOS晶体管的栅极之间，第二电阻接在第一电阻不与第一MOS晶体管的漏极连接的一端和第二电源线之间；当电源电压低时，电流对中的两个电流都很小，流过电阻的电流也很小；上述两个MOS晶体管的栅极到源极电压相同，宽长比大的MOS晶体管将流过较大的电流；当电源电压升高时，流过MOS晶体管栅极之间电阻的电流增加，相应的，成比例的MOS晶体管对的栅极到源极电压差增加；在电源电压上升时，有较小宽长比的MOS晶体管有较大的栅极到源极电压，导致更快的电流增加速度；在期望的电压翻转点，有较小宽长比的MOS晶体管与有较大宽长比的晶体管流过相同电流，当电源电压上升到高于翻转点电压时，有较小宽长比的MOS晶体管流过更多的电流，电流比较电路输出产生一个上电复位信号；电流镜电路，用于处理产生的电流信号，所述电流镜电路包括：第一MOS晶体管、第三MOS晶体管、第四MOS晶体管和第五MOS晶体管，所述第一MOS晶体管和第三MOS晶体管镜像连接，所述第四MOS晶体管和所述第五MOS晶体管镜像连接；电流比较电路，用于产生上电复位信号。

全文数据：上电复位电路技术领域[0001]本发明属于集成电路电源检测领域，具体涉及一种上电复位电路。背景技术[0002]上电复位电路用于复位数字电路的状态机使其从确定状态初始。对于模拟和混合信号电路，它能够用作启动信号来强制电路从一个确定的状态启动。[0003]—些传统的上电复位电路用RC延迟来产生上电信号，此种方式并不能适用于上电速度变化的电源。另一些用两种类型的M0SFET参数来反应电源电压值而导致大规模生产中的参数漂移。更进一步的说，它可能会导致更高的电源电压翻转点，不适合于低电压应用。一些老的电路用参考模块设定一个准确的电源电压翻转点电压值。发明内容[0004]为了解决上述技术问题，本发明提出了一种上电复位电路，采用拓扑结构，使输出的上电复位信号随环境温度的变化具有补偿特性，并且电源电压翻转点仅与单类型的有源器件比值和电阻器件比值相关，大大降低了在大规模生产过程中由于器件离散型因素和实际工作过程中的环境温度变化因素导致的电源电压翻转点偏移问题。[0005]为了达到上述目的，本发明的技术方案如下：[0006]—种上电复位电路包括电流产生电路，包括:M0S晶体管对和电阻对，电流产生电路用于产生电流信号;M0S晶体管对包括:两个成比例的第一M0S晶体管和第二M0S晶体管，第一M0S晶体管和第二M0S晶体管的源极一同接在第一电源线上，第一M0S晶体管的栅极通过第一电阻的一端与第二M0S晶体管的栅极连接，第一M0S晶体管的漏极与第一电阻的一端相连；电阻对包括:两个成比例的第一电阻和第二电阻，第一电阻接在第一M0S晶体管的栅极和第二M0S晶体管的栅极之间，第二电阻接在第一电阻不与第一M0S晶体管的漏极连接的一端和第二电源线之间；电流镜电路，用于处理产生的电流信号；电流比较电路，用于产生上电复位信号。[0007]本发明的一个特性为:产生一个与电源电压相关联的电流翻转点。电流产生电路包括两个MOS晶体管，他们的源极接在相同的第一电源线上，他们的栅极接由第一电阻隔开，第二电阻接在第一电阻不与第一M0S晶体管的漏极连接的一端和第二电源线之间，使电流值和电源电压相关联并完成启动功能。[0008]当电源电压低时，电流对中的两个电流都很小，那么流过电阻的电流也很小。两个M0S晶体管的栅极到源极电压几乎相同，宽长比大的M0S晶体管将流过较大的电流。当电源电压升高时，流过M0S晶体管栅极之间电阻的电流增加。相应的，成比例的m〇S晶体管对的栅极到源极电压差增加。在电源电压上升时有较小宽长比的M0S晶体管将有较大的栅极到源极电压导致更快的电流增加速度。在期望的电压翻转点，有较小宽长比的M〇s晶体管与有较大宽长比的晶体管流过相同电流。当电源电压上升到高于翻转点电压时，有较小宽长比的M0S晶体管流过更多的电流，电流比较电路输出产生一个上电复位信号。LUUW」和奴的，本友明的力一个特性是补偿温度导致的电源电压翻转点偏移。当温度上升时，MOS晶体管的栅极到源极电压变小导致电流对中流过电阻的电流变大。另一方面，电流对中的另一个电流由于成比例的MOS晶体管对的栅极到源极电压差的正温度系数也会增力口。温度补偿由设定MOS晶体管的宽长比和电阻的比来实现。[0010]在上述技术方案的基础上，还可做如下改进：[0011]作为优选的方案，电流镜电路包括:第一MOS晶体管、第三MOS晶体管、第四MOS晶体管和第五MOS晶体管，第一MOS晶体管和第三MOS晶体管镜像连接，第四MOS晶体管和第五MOS晶体管镜像连接。[0012]采用上述优选的方案，结构简单。_3]作为优选的方案，第一M〇s晶体管和第二顺晶体管都工作在亚阈值区。[0014]采用上述优选的方案，工作稳定。[0015]作为优选的方案，上电复位电路还包括设置于该电路输出端的一个反相器，反相器用于完成反向功能，使输出信号恢复到逻辑电平值。[0016]采用上述优选的方案，反相器使输出信号恢复到逻辑电平值。[0017]作为优选的方案，第一M0S晶体管的宽长比大于第二M0S晶体管的宽长比。[0018]采用上述优选的方案，产生电流交叉点。[0019]作为优选的方案，第一M0S晶体管为PM0S晶体管MP101;[0020]第二厦^晶体管为PMOS晶体管MP102;[0021]第三MOS晶体管为PMOS晶体管MP103;[0022]第四MOS晶体管为NMOS晶体管MN101;[0023]第五M0S晶体管为NM0S晶体管MN102;[0024]第一电阻为电阻R101;[0025]第二电阻为电阻R102。[0026]PMOS晶体管MP101的源极连接到第一电源线，其栅极和漏极连接到电阻R101的一端；[0027]PMOS晶体管MP102的源极连接到第一电源线，其栅极连接到电阻R101的一端的另一端，其漏极连接到NM0S晶体管MN101的栅极；[0028]PM0S晶体管MP103的源极连接到第一电源线，其栅极连接到电阻R101的一端；[0029]电阻R101的一端与PM0S晶体管MP101的漏极连接，其另一端与PM0S晶体管MP102的栅极连接；[0030]电阻R102的一端与PMOS晶体管MP102的栅极连接，其另一端与NM0S晶体管丽101的源极连接；[0031]NM0S晶体管MN101的源极连接到第二电源线，其栅极和漏极连接到PM0S晶体管MP102的漏极；[0032]NM0S晶体管MN102的源极连接到第二电源线，其栅极连接到PMOS晶体管MP102的漏极。[0033]PM0S晶体管MP103的漏极与NM0S晶体管MN103的漏极连接，并与反相器INV1的输入端连接。[0034]采用上述优选的方案，结构简单，性能稳定。[0035]作为优选的方案，第一M0S晶体管为PMOS晶体管MP201;[0036]第：3103晶体管为PM0S晶体管MP202;[0037]第三M0S晶体管为PM0S晶体管MP203;[0038]第四M0S晶体管为NM〇S晶体管MN201;[0039]第五M0S晶体管为NM0S晶体管MN202;[0040]第一电阻为电阻R201;[0041]第二电阻为电阻R202。[0042]PM0S晶体管MP201的源极连接到第一电源线，其漏极连接到电阻R201的一端，其栅极连接到电阻R201的另一端；[0043]PM0S晶体管MP2〇2的源极连接到第一电源线，其栅极连接到电阻似01的一端，其漏极连接到NM0S晶体管MN202的漏极；[0044]PM0S晶体管MP203的源极连接到第一电源线，其栅极连接到PM0S晶体管MP201的栅极，其漏极连接到NM0S晶体管MN201的漏极；[0045]电阻R201的一端与PM0S晶体管MP2〇1的漏极连接，其另一端与电阻R2〇2的一端连接；[0046]电阻R202的一端与电阻R201连接，其另一端连接到第二电源线；[0047]NM0S晶体管MN201的源极连接到第二电源线，其栅极和漏极连接到PM0S晶体管MP203的漏极；[0048]NM0S晶体管MN202的源极连接到第二电源线，其栅极连接到NM0S晶体管MN2〇l的栅极，其漏极连接到PM0S晶体管MP202的漏极；[0049]反相器頂V2的输入端连接到PM0S晶体管MP202的漏极。[0050]采用上述优选的方案，结构简单，性能稳定。附图说明[0051]图1为本发明实施例提供的一种上电复位电路的结构示意图之一。[0052]图2为本发明实施例提供的分别流过第一M0S晶体管和第二M0S晶体管的电流随电源电压的变化曲线之一。[0053]图3为本发明实施例提供的一种上电复位电路的结构示意图之二。[0054]图4为本发明实施例提供的分别流过第一M0S晶体管和第二M0S晶体管的电流随电源电压的变化曲线之二。[0055]图5为本发明实施例提供的整形前输入电压随着工艺偏差（conor和温度偏差temp的变化曲线仿真图。[0056]图6为本发明实施例提供的整形后输出电压随着工艺偏差（conor和温度偏差temp的变化曲线仿真图。具体实施方式[0057]下面结合附图详细说明本发明的优选实施方式。[0058]一种上电复位电路包括电流产生电路、电流镜电路和电流比较电路。[0059]电流产生电路包括:M0S晶体管对和电阻对，电流产生电路用于产生电流信号。电流镜电路用于处理产生的电流信号。电流比较电路用于产生上电复位信号。[0060]MOS晶体管对包括:两个成比例的第一MOS晶体管和第二MOS晶体管。电阻对包括.两个成比例的第一电阻和第二电阻。电流镜电路包括:第一MOS晶体管、第三MOS晶体管、第四MOS晶体管和第五MOS晶体管，第一MOS晶体管和第三MOS晶体管镜像连接，第四MOS晶体管和第五MOS晶体管镜像连接。[0061]第一MOS晶体管的宽长比大于第二MOS晶体管的宽长比。[0062]为了达到本发明的目的，一种上电复位电路的其中一些实施例中，[0063]如图1所示，第一MOS晶体管为PMOS晶体管MP101;第二MOS晶体管为PMOS晶体管MPl〇2;第三MOS晶体管为PMOS晶体管MPl〇3;第四MOS晶体管为NMOS晶体管MN101;第五MOS晶体管为NMOS晶体管MN102。[00M]第一电阻为电阻Rl〇l;第二电阻为电阻Ri〇2。[0065]PMOS晶体管MP101的源极连接到第一电源线节点N1〇6，栅极和漏极连接到节点N10UPM0S晶体管MPl〇2的源极连接到电源线节点Nl〇6,栅极连接到节点N102,漏极连接到节点N103M0S晶体管MPl〇3的源极连接到第一电源线节点N106,栅极连接到节点N101，漏极连接到节点N104。电阻R101连接到节点N101和节点N102之间。电阻R102连接到节点N102和第二电源线节点Nl〇7之间。NMOS晶体管MN101的源极连接到第二电源线节点N107,栅极和漏极连接到节点N103。NMOS晶体管丽102的源极连接到第二电源线节点N1〇7，栅极连接到节点N103,漏极连接到节点N104。反相器INV1的输入连接到节点N104,输出连接到节点N105。[0066]图1所示电路的功能描述如下。[0067]电路包括一个PM0S晶体管对MP101，MP102，一个电阻对R101，R102和一个二极管连接方式的NM0S晶体管负载MN101。流过PMOS晶体管MP101的电流通过电流镜MP101，MP103镜像输出。流过PM0S晶体管MP102的电流被负载MN101接收并通过电流镜MN101，MN102镜像输出。[0068]PM0S晶体管MP103和NM0S晶体管丽102的漏极接在一起执行电流比较功能。[0069]在其他实施例中，电路还可包括一个反相器INV1完成反向功能并使输出信号恢复到逻辑电平值。[0070]对于本发明的实现方法如下：[0071]—个二极管连接方式的PMOS晶体管MP101，电阻R101和电阻R102检测电源电压，产生电流生成电路的第一个电流。PM0S晶体管MP102的栅极连接到电阻R101和电阻R102之间，产生第二个电流被二极管连接的NMOS晶体管MN101接收。电阻R101检测第一个电流信号，在PMOS晶体管对MP101和MP102的栅极之间产生一个电压差。相应的，PMOS晶体管MP101比PMOS晶体管MP102有较大的宽长比来产生电流交叉点。流过PMOS晶体管MP101的第一个电流信号由PMOS晶体管MP103镜像输出。流过PMOS晶体管MP102的第二个电流信号由NMOS负载晶体管MN101接收并被晶体管MN102镜像输出。PMOS晶体管MP103的漏极和NMOS晶体管MN102的漏极接在一起，在节点N104完成电流比较功能。[0072]对应图2所示波形，当电源电压低时，流过R101的电流很小，使得PM0S晶体管MP101和MP102的栅极到源极电压大致相同。在这种情况下，有较大的宽长比的PMOS晶体管MP101比晶体管MP102流过更大的电流。结果，PMOS晶体管MP103吸收所有的流过NMOS晶体管丽102的电流，节点N104处在高电平，由反相器INV1反相后在节点N105产生一个逻辑低电平。[0073]当电源电压升高，导致流过电阻R101的电流增大。结果，电阻R101两端的电压升高。因为晶体管的漏极电流是栅极到源极电压的强函数，所以流过PM0S晶体管MP102的电流比流过晶体管MP101的电流增加的更快。[0074]如果电源电压继续升高，PM0S晶体管MP102比晶体管MP101流过更多的电流。结果，NM0S晶体管MN102吸收所有流过PM0S晶体管MP103的电流，导致节点N104由高电平转换到低电平。于是，反相器INV1在节点N105产生一个逻辑高电平。[0075]在此工作模式下，PM0S晶体管MP101和MP102工作在亚阈值区间。电源翻转点电压由以下公式给出：[0076]It=IMP101=IMP1021[0077]It=AVgsMPlOl,MP102R1012[0078]VTP=VgsMP101+It*R101+R1023[0079]Id=WL*Is*exp[Vgs^*Vt]⑷[0080]AVgsMPlOl,MP102=^*Vt*ln[WLMP101ffLMP102]5[0081]根据式（1_⑸得到最终公式：[0082]VTP=VgsMP101+C*Vt*lnn*l+R102R1016[0083]其中，VTP是电源翻转点电压值；[0084]VgsMp101是PM0S晶体管MP101的栅极到源极电压；[0085]AVgsMP101，MP102是VgsMp101和VgsMp102之间的差值；[0086]是亚阈值斜坡系数约为1.68;[0087]Vt是热电压，在室温时约26mV;[0088]n是PM0S晶体管MP101和MP102宽长比的比值，其具体为:n=[WUMP101AWLMP102]。[0089]从等式⑹可以看出，等式右边第一项VgsMplOl有负的温度系数大约-IraV摄氏度。等式右边第二项热电压Vt有正的温度系数大约+0.087mV摄氏度。[0090]为了达到VTP的一阶温度系数补偿，电阻比值和晶体管宽长比的比值为：[0091]Lnn*1+R102R101=6.48[0092]例如:n=8，R102R101=2。[0093]当R101=1000kD，电流大概是lOOnA。[0094]这个例子展示了一个粗略的估计，可以微调精确的比值来达到翻转点电压在不同制造工艺下的一阶温度系数补偿效果。[0095]为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，[0096]如图3所示，第一M0S晶体管为PM0S晶体管MP201;第二M0S晶体管为PM0S晶体管MP2〇2;第三M0S晶体管为PM0S晶体管MP203;第四M0S晶体管为NM0S晶体管MN201;第五M0S晶体管为NM0S晶体管MN202。[0097]第一电阻为电阻R201;第二电阻为电阻R202。[0098]如图3所示，PM0S晶体管MP201的源极连接到第一电源线节点N206,栅极连接到节点N201，漏极连接到节点N202JM0S晶体管MP202的源极连接到电源线节点似〇6,栅极连接到节点N2〇2,漏极连接到节点N204M0S晶体管MP203的源极连接到第一电源线节点呢06，栅极连接到节点N2〇l，漏极连接到节点N203。电阻R201连接到节点N202和节点N201之间。电阻R202连接到节点N201和第二电源线节点N207之间。NMOS晶体管丽201的源极连接到第二电源线节点N207,栅极和漏极连接到节点N203〇NM0S晶体管MN202的源极连接到第二电源线节点N207,栅极连接到节点N203,漏极连接到节点N204。反相器INV2的输入连接到节点N204,输出连接到节点N205。[0099]类似于上一个实施例，图3所示电路功能描述如下：[0100]电路包括一个PM0S晶体管对MP201，MP202，一个电阻对R201，R202。流过PM0S晶体管MP201的电流被PM0S电流镜MP201，MP203镜像并被NM0S晶体管MN201接收，再通过NM0S电流镜MN201，MN202镜像输出。[0101]PM0S晶体管MP202和NM0S晶体管MN202在节点N204执行电流比较功能。电路还可包括一个反相器INV2完成反向功能并使输出信号恢复到逻辑电平值。[0102]如图4所示，当电源电压低时，流过电阻R201的电流很小，PM0S晶体管MP201和MP2〇2的栅极电压差很小。设定PM0S晶体管MP202的宽长比大于MP201的宽长比来保证当电源电压比较低时MP202有较大的电流提供能力。因为丽0S晶体管MN202通过PMOS电流镜MP201，MP203和NMOS电流镜⑽J201，MN202持有PM0S晶体管MP201的电流信号，电流比较之后，PM0S晶体管MP202流过由NM0S晶体管丽202提供的所有电流。节点N204的电压值被拉到一个高电平。反相器INV2输出一个逻辑低电平。当电源电压升高，流过电阻R201的电流增力口，导致PM0S晶体管MP202的栅极到源极电压比MP201的栅极到源极电压低。结果，PM0S晶体管MP2〇2的电流提供能力越来越弱。如果电源电压继续升高，PM0S晶体管MP202将不能提供足够的电流给NM0S晶体管MN202。结果节点N204在某一电源电压值切换到一个低电平。反相器INV2输出逻辑高电平。[0103]图5为经过反相器INV1或INV2之前，节点N104或节点N204的电压随着工艺偏差conor和温度偏差temp的变化曲线仿真图。[0104]图6为经过反相器INV1或INV2之后，节点N105或节点N205的电压随着工艺偏差conor和温度偏差temp的变化曲线仿真图。[0105]根据上述描述以及图5-6所示的仿真图形，可以得到本发明的有益效果如下：[0106]1本发明的一个特性为:产生一个与电源电压相关联的电流翻转点。电流产生电路包括两个M0S晶体管，他们的源极接在相同的第一电源线上，他们的栅极接由第一电阻隔开，第二电阻接在第一电阻不与第一M0S晶体管的漏极连接的一端和第二电源线之间，使电流值和电源电压相关联并完成启动功能。[0107]当电源电压低时，电流对中的两个电流都很小，那么流过电阻的电流也很小。两个M0S晶体管的栅极到源极电压几乎相同，宽长比大的M0S晶体管将流过较大的电流。当电源电压升高时，流过M0S晶体管栅极之间电阻的电流增加。相应的，成比例的M0S晶体管对的栅极到源极电压差增加。在电源电压上升时有较小宽长比的M0S晶体管将有较大的栅极到源极电压导致更快的电流增加速度。在期望的电压翻转点，有较小宽长比的M0S晶体管与有较大宽长比的晶体管流过相同电流。当电源电压上升到高于翻转点电压时，有较小宽长比的M0S晶体管流过更多的电流，电流比较电路输出产生一个上电复位信号。[0108]2本发明的另一个特性是补偿温度导致的电源电压翻转点偏移。当温度上升时，M0S晶体管的栅极到源极电压变小导致电流对中流过电阻的电流变大。另一方面，电流对中的另一个电流由于成比例的MOS晶体管对的栅极到源极电压差的正温度系数也会增加。温度补偿由设定M0S晶体管的宽长比和电阻的比来实现。[0109]3本发明采用拓扑结构，使输出的上电复位信号随环境温度的变化具有补偿特性，并且电源电压翻转点仅与单类型的有源器件比值和电阻器件比值相关，大大降低了在大规模生产过程中由于器件离散型因素和实际工作过程中的环境温度变化因素导致的电源电压翻转点偏移问题。本发明涉及电路中的器件比例关系用于设定温度系数，器件的绝对值在大规模生产中允许有较大偏移。[0110]4由于本发明拓扑结构简单，因此还具有性能可靠，低功耗的特点。[0111]以上的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

权利要求：1.一种上电复位电路，其特征在于，包括：电流产生电路，包括:MOS晶体管对和电阻对，所述电流产生电路用于产生电流信号；MOS晶体管对包括:两个成比例的第一MOS晶体管和第二MOS晶体管，第一MOS晶体管和第二MOS晶体管的源极一同接在第一电源线上，第一m〇s晶体管的栅极通过第一电阻的—端与第二MOS晶体管的栅极连接，第一MOS晶体管的漏极与第一电阻的一端相连；电阻对包括:两个成比例的第一电阻和第二电阻，第一电阻接在第一M〇s晶体管的栅极和第二MOS晶体管的栅极之间，第二电阻接在第一电阻不与第一M〇s晶体管的漏极连接的—端和第二电源线之间；电流镜电路，用于处理产生的电流信号；电流比较电路，用于产生上电复位信号。2.根据权利要求1所述的上电复位电路，其特征在于，所述电流镜电路包括:第一M〇s晶体管、第三MOS晶体管、第四MOS晶体管和第五MOS晶体管，所述第一MOS晶体管和第三M0S晶体管镜像连接，所述第四MOS晶体管和所述第五MOS晶体管镜像连接。3.根据权利要求2所述的上电复位电路，其特征在于，所述第一M0S晶体管和所述第二MOS晶体管都工作在亚阈值区。4.根据权利要求3所述的上电复位电路，其特征在于，所述上电复位电路还包括设置于该电路输出端的一个反相器，所述反相器用于完成反向功能，使输出信号恢复到逻辑电平值。5.根据权利要求4所述的上电复位电路，其特征在于，所述第一M0S晶体管的宽长比大于所述第二MOS晶体管的宽长比。6.根据权利要求3-5任一项所述的上电复位电路，其特征在于，所述第一MOS晶体管为PMOS晶体管MP101;所述第二MOS晶体管为PMOS晶体管MP102;所述第三MOS晶体管为PMOS晶体管MP103;所述第四MOS晶体管为NMOS晶体管MN101;所述第五MOS晶体管为NMOS晶体管MN102;所述第一电阻为电阻R101;所述第二电阻为电阻R102。7.根据权利要求6所述的上电复位电路，其特征在于，PMOS晶体管MP101的源极连接到第一电源线，其栅极和漏极连接到电阻R101的一端；PMOS晶体管MP102的源极连接到第一电源线，其栅极连接到电阻R101的一端的另一端，其漏极连接到NMOS晶体管MN101的栅极；PMOS晶体管MP103的源极连接到第一电源线，其栅极连接到电阻R101的一端；电阻R101的一端与PM0S晶体管MP101的漏极连接，其另一端与PM0S晶体管MP102的栅极连接；电阻R102的一端与PMOS晶体管MP102的栅极连接，其另一端与NMOS晶体管MN101的源极连接；NM0S晶体管顧1〇1的源极连接到第二电源线，其栅极和漏极连接到PM0S晶体管MP102的漏极；NMOS晶体管MN102的源极连接到第二电源线，其栅极连接到PMOS晶体管MP102的漏极。8.根据权利要求7所述的上电复位电路，其特征在于，PM0S晶体管MP103的漏极与NM0S晶体管MN103的漏极连接，并与反相器INV1的输入端连接。9.根据权利要求3-5任一项所述的上电复位电路，其特征在于，所述第一M0S晶体管为PM0S晶体管MP201;所述第二M0S晶体管为PM0S晶体管MP202;所述第三M0S晶体管为PM0S晶体管MP203;所述第四M0S晶体管为NM0S晶体管丽201;所述第五M0S晶体管为NM0S晶体管MN202;所述第一电阻为电阻R201;所述第二电阻为电阻R202。10.根据权利要求9所述的上电复位电路，其特征在于，PM0S晶体管MP201的源极连接到第一电源线，其漏极连接到电阻R201的一端，其栅极连接到电阻R201的另一端；PM0S晶体管MP202的源极连接到第一电源线，其栅极连接到电阻R201的一端，其漏极连接到NM0S晶体管MN202的漏极；PM0S晶体管MP203的源极连接到第一电源线，其栅极连接到PM0S晶体管MP201的栅极，其漏极连接到NM0S晶体管MN201的漏极；电阻R201的一端与PM0S晶体管MP201的漏极连接，其另一端与电阻R202的一端连接；电阻R202的一端与电阻R201连接，其另一端连接到第二电源线；NM0S晶体管MN201的源极连接到第二电源线，其栅极和漏极连接到PM0S晶体管MP203的漏极；NM0S晶体管MN202的源极连接到第二电源线，其栅极连接到顺0S晶体管丽201的栅极，其漏极连接到PM0S晶体管MP202的漏极；反相器INV2的输入端连接到PM0S晶体管MP202的漏极。

百度查询： 苏州菲达旭微电子有限公司 上电复位电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD