申请/专利权人：华北电力大学扬中智能电气研究中心

申请日：2018-10-31

公开（公告）日：2024-04-02

公开（公告）号：CN111124433B

主分类号：G06F8/61

分类号：G06F8/61

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2020.06.02#实质审查的生效;2020.05.08#公开

摘要：本申请公开了一种程序烧写设备、系统及方法。包括用于存储待下载程序的存储器；与其连接的控制器，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个地址编码的组合信息输出至FPGA芯片；与控制器连接的FPGA芯片，用于根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序；与FPGA芯片相连的快闪存储器底座，以及为上述各器件供电的供电电源。该设备实现了对多个快闪存储器的程序烧写，提高了程序烧写效率。

主权项：1.一种程序烧写设备，其特征在于，所述设备包括：用于存储待下载程序的存储器，其中，所述存储器为Flash母片；与所述存储器连接的控制器，用于：接收用户烧写指令，并根据所述烧写指令，启动预先存储的烧写步骤；根据所述烧写步骤，从所述存储器中读取所述待下载程序，并将读取的所述待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个待烧写的快闪存储器的地址编码的组合信息输出至现场可编程门阵列FPGA芯片，以通过所述FPGA芯片向所述至少两个待烧写的快闪存储器烧写待下载程序；与所述控制器连接的FPGA芯片，用于：接收至少两个所述组合信息；根据所述组合信息中的所述地址编码，采用预设译码运算，得到所述待烧写的快闪存储器的地址，并向译码后得到的所述地址对应的快闪存储器烧写所述组合信息中的待下载程序，所述存储器与所述待烧写的快闪存储器的封装格式相同；分别与所述存储器、所述控制器和所述FPGA芯片连接的供电电源；与所述FPGA芯片相连的至少两个快闪存储器底座，任一所述快闪存储器底座用于承载所述待烧写的快闪存储器，任一所述快闪存储器底座的型号与其承载的所述待烧写的快闪存储器的型号相同;其中，所述控制器，还用于：获取烧写完成的快闪存储器的地址和相应烧写状态，并向所述FPGA芯片输出所述烧写完成的快闪存储器的地址和相应烧写状态；所述FPGA芯片，包括：译码器、串行外设接口SPI扩展模块和烧写状态指示模块；所述译码器，用于：接收所述组合信息中的每个地址编码，并根据所述地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址；所述SPI扩展模块，用于：接收所述组合信息中的待下载程序和所述译码得到的待烧写的快闪存储器的地址，以及向所述译码得到的待烧写的快闪存储器的地址对应的待烧写的快闪存储器烧写所述待下载程序；所述烧写状态指示模块，用于：接收烧写完成的快闪存储器的地址和相应烧写状态，以及展示所述烧写完成的快闪存储器对应的烧写状态。

全文数据：

权利要求：

百度查询： 华北电力大学扬中智能电气研究中心 程序烧写设备、系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD