申请/专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司

申请日：2020-01-16

公开（公告）日：2024-04-02

公开（公告）号：CN113138527B

主分类号：G03F1/00

分类号：G03F1/00;H10B10/00

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2021.08.06#实质审查的生效;2021.07.20#公开

摘要：一种掩膜版、存储单元、SRAM器件，所述掩膜版包括：多个批次的曝光图形；每个批次的所述曝光图形包括多个子图形，所述子图形之间的间隔大于临界距离，以避免后续曝光过程中，子图形间的相互影响。本发明实施例根据掩膜版上各个图形之间的间距，将所述一张掩膜版上的多个图形划分在多个曝光图形中，使得所述曝光图形中的子图形的间距大于临界距离，以避免后续曝光过程中，子图形间的相互影响，使得依据曝光图形形成的目标图形的位置精度较高，且分多次曝光可以得想要的目标图形，避免了制作多张掩膜版，有利于节省成本。

主权项：1.一种掩膜版，用于形成存储单元，其特征在于，包括：多个批次的曝光图形；每个批次的所述曝光图形包括多个子图形，所述子图形之间的间隔大于临界距离，以避免后续曝光过程中，子图形间的相互影响；所述存储单元包括半导体结构，所述半导体结构包括：沿第一列依次排布的第一下拉晶体管、第一上拉晶体管、第二下传送晶体管以及第二上传送晶体管，所述第一下拉晶体管与所述第一上拉晶体管共用第一栅极，所述第二下传送晶体管与第二上传送晶体管具有独立的栅极；沿第二列依次排布的第一上传送晶体管、第一下传送晶体管、第二上拉晶体管以及第二下拉晶体管，所述第一上传送晶体管与第一下传送晶体管具有独立的栅极，且所述第一上传送晶体管与第一下传送晶体管位于所述第一栅极的一侧；所述第二上拉晶体管以及第二下拉晶体管共用第二栅极，所述第二栅极位于第二下传送晶体管与第二上传送晶体管的一侧；第一源漏开口，位于所述第一栅极，与第一上传送晶体管和第一下传送晶体管的栅极之间，用于形成与所述第一下拉晶体管和第一上拉晶体管的掺杂区连接的第一源漏插塞；第二栅极图形，用于形成露出所述第一下传送晶体管的栅极的第二栅极插塞开口，所述第二栅极图形对应于所述第一上传送晶体管和第一下传送晶体管之间。

全文数据：

权利要求：

百度查询： 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 掩膜版、存储单元、SRAM器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD