申请/专利权人：铠侠股份有限公司

申请日：2019-07-31

公开（公告）日：2024-04-23

公开（公告）号：CN111725223B

主分类号：H10B43/27

分类号：H10B43/27;H10B43/35

优先权：["20190318 JP 2019-050388"]

专利状态码：有效-授权

法律状态：2024.04.23#授权;2022.02.25#著录事项变更;2020.10.27#实质审查的生效;2020.09.29#公开

摘要：本发明的一实施方式提供一种能够容易地提高动作特性的半导体存储装置。根据本发明的一实施方式，在半导体存储装置中，第1半导体柱在第1区域内在第1方向上延伸。第2半导体柱在第2区域内在第1方向上延伸。第1电荷累积层配置在第1半导体柱与第1区域之间。第2电荷累积层配置在第2半导体柱与第2区域之间。第1接触插塞设置于第3区域的第3方向上的一端侧。第3区域是第2导电层中的第2分断膜之间的区域。第2接触插塞设置于第4区域的第3方向上的一端侧。第4区域是第2导电层中的第1分断膜与第2分断膜之间的区域。第3接触插塞设置于第3区域的第3方向上的另一端侧。

主权项：1.一种半导体存储装置，其具备：多个第1导电层，积层在第1方向上；第2导电层，积层在所述多个第1导电层的所述第1方向上；第1分断膜，在第2方向上将所述多个第1导电层及所述第2导电层分断，所述第2方向与所述第1方向交叉，所述第1分断膜在所述第1方向以及第3方向上延伸，所述第3方向与所述第1方向及所述第2方向交叉，所述第1分断膜的下缘在所述第1方向上位于比所述多个第1导电层低的位置；第2分断膜，相对于所述多个第1导电层，在所述第2方向上配置在所述第1分断膜的相反侧，所述第2分断膜在所述第2方向上分断所述多个第1导电层与所述第2导电层，所述第2分断膜在所述第1方向及所述第3方向上延伸，所述第2分断膜的下缘在所述第1方向上位于比所述多个第1导电层低的位置；第3分断膜，在所述第2方向上配置在所述第1分断膜与所述第2分断膜之间，所述第3分断膜在所述第2方向上分断所述第2导电层，所述第3分断膜在所述第1方向及所述第3方向上延伸，所述第3分断膜的下缘在所述第1方向上位于比所述多个第1导电层高的位置；第4分断膜，在所述第2方向上配置在所述第3分断膜与所述第2分断膜之间，所述第4分断膜在所述第2方向上分断所述第2导电层，所述第4分断膜在所述第1方向及所述第3方向上延伸，所述第4分断膜的下缘在所述第1方向上位于比所述多个第1导电层高的位置；第1半导体柱，在设置在所述第1分断膜与所述第3分断膜之间的所述第2导电层的第1区域内在所述第1方向上延伸；第2半导体柱，在设置在所述第3分断膜与所述第4分断膜之间的所述第2导电层的第2区域内在所述第1方向上延伸；第1电荷累积层，配置在所述第1半导体柱与所述多个第1导电层之间；第2电荷累积层，配置在所述第2半导体柱与所述多个第1导电层之间；第1驱动电路，在所述第3方向上电连接于所述第1区域与所述第2区域；第2驱动电路，在所述第3方向上电连接于所述第2区域，未电连接于所述第1区域。

全文数据：

权利要求：

百度查询： 铠侠股份有限公司 半导体存储装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD