申请/专利权人：瑞士CSEM电子显微技术研发中心

申请日：2016-07-22

公开（公告）日：2024-04-02

公开（公告）号：CN109845110B

主分类号：H03K19/003

分类号：H03K19/003

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2019.08.13#实质审查的生效;2019.06.04#公开

摘要：本发明涉及用于补偿模拟和或数字电路的PVT变化的补偿装置，所述补偿装置包括：–晶体管，其包括–第一端子（D），–第二端子（G），–第三端子（S），以及–第四端子（B、G'、G''），所述第四端子（B、G'、G''）允许修改晶体管的阈值电压（Vth），其中晶体管被配置成在饱和区域中，其中在第三端子（S）处的电压具有预定值，其中在第二端子（G）处的电压与第三端子（S）处的电压之间的差异具有预定值；–电流产生模块，其被配置成产生预定值的电流；–补偿模块，其被配置成通过调整第四端子（B、G'、G''）的电压来迫使此电流在第一端子（D）和第三端子（S）之间流动。

主权项：1.一种用于补偿数字电路的PVT变化的补偿装置，所述补偿装置包括：–晶体管，所述晶体管包括–第一端子D，–第二端子G，–第三端子S，以及–第四端子B、G'、G”，所述第四端子B、G'、G”允许修改所述晶体管的阈值电压Vth，其中所述晶体管被配置成在饱和区域中，其中在所述第三端子S处的电压具有预定值，其中在所述第二端子G处的电压与所述第三端子S处的电压之间的差异具有预定值，–电流产生模块，其被配置成产生预定值的电流，–补偿模块，其具有连接到所述第一端子D或所述第三端子S的输入和连接到所述第四端子B、G'、G”的输出，且被配置成通过调整所述第四端子B、G'、G”的电压来迫使所述电流在所述第一端子D和所述第三端子S之间流动，所述电流产生模块是可变电流产生模块，产生能够由用户在不同值当中选择的给定值的电流，其中所述补偿模块被配置成使得所述数字电路的速度与所述电流产生模块的电流成比例地相联系，使得所述数字电路的速度由所述用户通过选择所述电流产生模块的电流的值来调整，其中由所述用户选择的电流被所述补偿模块通过调整所述补偿模块的输出电压来迫使在所述第一端子D与所述第三端子S之间流动，其中所述补偿装置被配置成使得在由所述用户对所述数字电路的速度的调整期间，所述补偿装置的电压供应被保持恒定。

全文数据：用于补偿模拟和或数字电路的PVT变化的补偿装置技术领域本发明涉及用于补偿模拟和或数字电路的PVT变化的补偿装置。特别地，本发明涉及允许自适应地和动态地控制在给定供应电压下、优选地在次或近阈值区域中工作的要补偿的数字和或模拟电路的至少一个晶体管的电流的补偿装置。背景技术随着MOS晶体管的不断缩放导致不断增加的速度性能，长期以来一直提出以较低电压供应模拟和或数字电路（例如且以非限制性方式，数字门），以便节省动态功率（等于f·C·V2，其中f是时钟频率，C是正被开关的栅极电容，并且V是电路的供应电压），只要可以满足所需的速度性能即可。假如晶体管在强反型中或超VTh区域中操作（即其栅极-源极电压高于晶体管的阈值电压，即｜VGS｜VTh），则随着工艺-电压-温度变化（在下文中为“PVT变化”）的模拟和或数字电路的速度性能中的变化保持合理，允许较低参考电压的产生，例如通过使用带隙电路或类似电路，提供大多数PVT不敏感的恒定电压输出。以这样的方式，保证受控的动态功率耗散是可能的。例如，具有1.8V的标称核心电压VDD、450mV的阈值电压VTh、在从0.8V至1V的VDD下操作的180nm的CMOS节点允许大约4倍的功率降低。然而，更先进的工艺节点面临由更薄的栅极氧化层所强加的恒定标称电压降低（例如对于55-65nm的CMOS为1V-1.2V），在期望显著的能量节省时要求更急剧的电压降低。因为晶体管的阈值电压VTh不像标称电压一样快地缩放，所以模拟和或数字电路的晶体管越来越多地在近阈值区域中或次阈值区域中操作，从而加重它们对PVT变化的敏感度。在此上下文中，表述“次阈值区域”指示晶体管的栅极-源极电压低于晶体管的阈值电压，即｜VGS｜VGS-Vth。根据本发明，在第三端子处的电压具有给定或预定值。在一个实施例中，第三端子被连接到供应源，使得在第三端子处的电压等于供应源的电压，或者其与此电压相关。在另一实施例中，第三端子被连接到允许间接地或虚拟地（virtually）向第三端子强加此给定或预定值的部件。例如，第三端子可被连接到运算放大器的输入端子，所述运算放大器的另一输入端子在给定电压下（例如其被连接到供应源）：在这样的情况下，运算放大器的虚拟接地允许将在第三端子处的电压固定到供应源的电压。根据本发明，在第二端子处的电压与在第三端子处的电压之间的差异是已知的或具有预定值。根据本发明的补偿装置还包括被配置成产生已知或预定值的电流的电流产生模块，以及被配置成通过调整第四端子的电压来迫使此电流在第一端子和第三端子之间流动的补偿模块。换言之，补偿模块是被配置成强加通过晶体管的电流产生模块的电流并且根据PVT变化来自适应地更改在第四端子处的电压以便补偿PVT变化的模块。事实上，一旦所述电流的值被强加或已知，针对给定供应电压——在第四端子处的电压仅取决于按工艺、温度和或电压变化的函数进行变化的一些参数。通过根据PVT变化来自适应地调整第四端子的电压，立刻补偿所有变化而不以单独方式监视那些参数中的每个是可能的。被连接到晶体管的第四端子的补偿模块的输出被配置成连接到要补偿的模拟和或数字电路的晶体管的对应第四端子，要补偿的模拟和或数字电路的晶体管具有补偿装置的晶体管的相同技术。于是，根据本发明的补偿装置允许在给定电压下向模拟和或数字电路强加基本上等于来自电流产生模块的电流的电流。事实上，在给定的时间瞬间，补偿装置的第四端子允许将电流产生模块的电流强加到要补偿的模拟和或数字电路的晶体管，这两个晶体管（即补偿装置的晶体管和要补偿的电路的晶体管）在第二端子和第三端子之间具有相同的电压差异，并且在第四端子和第三端子之间具有相同的电压差异。因此，根据本发明的补偿装置允许通过调整其通过其第四端子的阈值电压，来控制在要补偿的电路的晶体管中流动的电流。有利地，因为不再需要由PVT变化所强加的存在于已知电路中的电压净空，所以这允许最小化要补偿的电路的供应电压。事实上，根据一个实施例，模拟和或数字电路没有电压净空。换言之，根据本发明的补偿装置允许实现低电压模拟和或数字电路，并且因此节省功率：例如，可能的是在单个NMOS或PMOS拓扑（VTN或VTP结构）中将其最小供应电压降低至少300mV，或者针对经堆叠的NMOS和PMOS拓扑（VTN+VTP结构）将其最小供应电压降低至少甚至600mV。有利地，根据本发明的补偿装置允许降低或甚至消除确定性PVT变化的影响（相对于已知解决方案~100k倍降低），而不需要PVT变化监视结构。事实上，根据本发明的补偿装置根据PVT变化来自动地且自适应地调整在第四端子处的电压。有利地，根据本发明的补偿装置允许优化动态功率耗散。如果要补偿的电路是数字电路，则根据本发明的补偿装置允许控制该数字电路的上升沿转变和下降沿转变两者的速度，从而另外允许匹配上升和下降时间。有利地，根据本发明的补偿装置允许控制来自N型和P型晶体管的泄漏贡献。根据一个实施例，补偿装置包括第一供应源，并且优选地包括与第一供应源不同的第二供应源。根据一个实施例，由电流源模块所产生的给定或已知值的电流是至少一个供应源的函数，优选地是所述两个供应源之间的差异的函数。如果两个供应电压中的一个变化，则此实施例允许按照f=ICV=1RC更好地控制要补偿的数字电路的频率f。根据第一可能实施例，补偿模块包括运算放大器，所述运算放大器包括反相输入端子、非反相输入端子和输出端子，其中：–反相输入端子被连接到电流产生模块并到晶体管的第三端子，–非反相输入端子被连接到第一供应源，–输出端子被连接到第四端子，并且其中第二供应源被连接到晶体管的第一端子。在本发明的上下文中，表述“连接到”意味着连接可以是直接的（即，在两个连接部分之间没有任何元件），或者两个连接部分通过电路径进行链接，所述电路径在中间包括不修改连接部分之间的电压的一个或多个元件（例如缓冲器）。表述“连接到”也可意味着两个连接部分通过在中间包括可修改连接部分之间的电压的一个或多个元件的电路径进行链接。根据替代上面提及的第一实施例的第二可能实施例，补偿模块包括运算放大器，所述运算放大器包括反相输入端子、非反相输入端子和输出端子，其中：–非反相输入端子被连接到电流产生模块并到晶体管的第一端子，–反相输入端子被连接到第一供应源或到保证晶体管的饱和的电压，–输出端子被连接到第四端子，并且其中第二供应源被连接到晶体管的第三端子。必须注意的是，在上面提及的第一和第二实施例中，电流产生模块和运算放大器的输入端子被连接，优选地是被直接连接。两者也被连接到晶体管的端子。如果使用晶体管的第一端子，则运算放大器的该输入端子是非反相输入端子，其独立于晶体管的类型（N或P）。如果使用晶体管的第三端子，则运算放大器的该输入端子是反相输入端子，其独立于晶体管的类型（N或P）。根据替代上面提及的第一和第二实施例的第三可能实施例，补偿模块包括比较器，随后是电荷泵模块和积分电路（integrator）。在此实施例中，补偿模块没有运算放大器，因为其功能由比较器、电荷泵模块和积分电路来执行。根据一实施例，晶体管的第二端子可被连接：–到第一端子：在此情况下，晶体管是被进行二极管配置（VG=VD）；在此情况下，将ION电流强加到要补偿的数字电路是可能的；–到固定电压的节点，例如到具有基本上等于VDD2的电压的节点：在此情况下，将开关电流强加到要补偿的数字电路是可能的；或–到第三端子：在此情况下，控制要补偿的数字电路的泄漏电流是可能的；这是有利的，如果数字电路包括存储器单元（例如SRAM单元）的话。根据一实施例，电流产生模块包括：–被连接到晶体管的第一端子或第三端子的电流源，或–被连接到晶体管的第一端子或第三端子并且被放置在已知电压的两个节点之间的电阻器，在晶体管中流动的电流与另一已知电流相关。可以通过物理电阻、开关电容电路或经适当地定尺寸和偏置的晶体管来实现上面提及的电阻器。根据另一实施例，电流产生模块是可变电流产生模块，产生可由用户在不同值之中选择的给定值的电流。根据另一实施例，在第一供应源的电压与第二供应源的电压之间的差异的模块被包括在50mV和900mV之间，并且优选地基本上等于500mV。在这样的低电压下的操作允许节省动态功率，因为后者关于供应电压进行平方地缩放。根据另一实施例，晶体管被操作成在次阈值区域中或近阈值区域中工作。次阈值区域的挑战中的一个起源于晶体管的指数律（漏极电流与VGS呈指数相关），这导致随着VDD降低的电路速度迅速降低，增加泄漏电流的相对权重，并且产生对PVT变化的最高灵敏度。有利地，根据本发明的补偿装置允许消除由PVT变化所引入的所有确定性变化，从而允许在次阈值区域中或近阈值区域中操作的晶体管的使用。根据另一实施例，根据本发明的补偿装置包括电池，以及用于从此电池产生第一和第二供应源的电压的部件，例如至少一个LDO和或至少一个DCDC转换器。代替包括电池，根据本发明的补偿装置可包括太阳能电池或收获源（harvestingsource），直接产生在第一和第二供应源的电压之间的差异。在另一实施例中，根据本发明的补偿装置还包括产生比用于供应电流产生模块和或补偿模块的第一和第二供应源的电压高和或低的电压的部件（例如且以非限制性方式，电荷泵）。根据另一实施例，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现根据本发明的补偿装置的晶体管。根据另一实施例，补偿装置的晶体管是N或P型的第一晶体管，电流产生模块是第一电流产生模块，补偿模块是第一补偿模块，此装置还包括–P或N型的第二晶体管，此第二晶体管包括：–第一端子（漏极），–第二端子（栅极），–第三端子（源极），以及–允许修改第二晶体管的阈值电压的第四端子其中第二晶体管被配置成在饱和区域中，其中在第二晶体管的第三端子（源极）处的电压具有预定值，并且在第二端子（G）处的电压与在第二晶体管的第三端子（S）处的电压之间的差异具有预定值，–第二电流产生模块，其被配置成产生预定值的电流，所述电流不一定等于由第一电流产生模块所产生的电流，–第二补偿模块，其被配置成通过调整第二晶体管的第四端子的电压来迫使由第二电流产生模块所产生的电流在第二晶体管的第一端子和第三端子之间流动。通过经由它们的第四端子调整它们的阈值电压，上面提及的实施例允许独立地控制两个类型的MOS的电流，并且因此控制要补偿的数字电路的速度或延迟。本发明还涉及一种电子装置，其包括：–根据本发明的至少一个补偿装置，–包括至少一个晶体管的模拟和或数字电路，–用于将补偿模块的输出端子连接到模拟和或数字电路的晶体管的第四端子的部件，其中在给定的时间瞬间，在补偿装置的晶体管的第二端子处的电压与第三端子处的电压之间的差异基本上等于在模拟和或数字电路的晶体管的第二端子处的电压与第三端子处的电压之间的差异，其中在相同的时间瞬间，在补偿装置的晶体管的第四端子处的电压与第三端子处的电压之间的差异基本上等于在模拟和或数字电路的晶体管的第四端子处的电压与第三端子处的电压之间的差异，并且其中补偿装置的晶体管具有模拟和或数字电路的晶体管的相同技术。要补偿的模拟和或数字电路的示例包括但不限于电压或电流参考、放大器、振荡器、存储器单元（例如SRAM、ROM单元）、数字加速器、处理器等。在一个实施例中，根据本发明的电子装置包括根据本发明的两个或更多个补偿装置，并且模拟和或数字电路包括至少一个开关，所述至少一个开关被布置成将模拟和或数字电路的晶体管的第四端子连接到补偿模块的所述两个或更多个输出端子中的一个。如果要补偿的模拟和或数字电路包括N或P型的第一晶体管，以及P或N型的第二晶体管，则电子装置还包括用于将第二补偿模块的输出端子连接到模拟和或数字电路的第二晶体管的第四端子的部件。根据另一实施例，根据本发明的补偿装置包括振荡器和开关电容电路，以及电容器，所述开关电容电路被此振荡器进行时钟控制并且其电压参考与第一和第二供应电压相关以使得它们的比率保持恒定，所述电容器匹配要补偿的电路的电容器，以便补偿此电容器的电容变化。附图说明在对经由示例给出并且通过附图图示的实施例的描述的帮助下将更好地理解本发明，其中：图1示出了第一已知补偿装置的示意图。图2示出了第二已知补偿装置的示意图。图3示出了根据本发明一实施例的电子装置的示意图。图4示出了根据本发明另一实施例的补偿装置的示意图。图5示出了根据本发明另一实施例的补偿装置的示意图。图6示出了根据本发明另一实施例的补偿装置的示意图。图7示出了根据本发明另一实施例的补偿装置的示意图。图8示出了被标准化成0.9VION_min条件的速度、动态和泄漏功率在VDD和VBB范围内如何演变。也示出了与此技术（低电压技术，LVT）中可用的最高速度MOS的比较。具体实施方式图3示出了根据本发明一实施例的电子装置100的示意图。在所图示的实施例中，其包括：–补偿装置1，用于补偿模拟和或数字电路2的PVT变化，–模拟和或数字电路2，–输入输出电路3。要补偿的模拟和或数字电路2的示例包括但不限于电压或电流参考、放大器、振荡器、存储器单元（例如SRAM或ROM单元）、数字加速器、处理器等。在所图示的实施例中，输入输出电路3包括被布置用于产生等于VDDIO-VSSIO的电压的电池BAT，以及被布置用于产生补偿装置1和模拟和或数字电路2的供应源VDDD和供应源VSSD的电压的部件30、32（在此情况下为两个LDO）。然而，必须理解的是可使用其它部件作为DCDC转换器来代替LDO。还必须理解的是本发明不限于存在电池。事实上，代替包括电池，根据本发明的电子装置可包括太阳能电池（例如0.5V太阳能电池）或任何其它收获源，直接产生第一和第二供应源VDDD和VSSD的电压之间的差异。此外，根据本发明的补偿装置还可包括产生比用于供应电流产生模块和或补偿模块的第一和第二供应源的电压高和或低的电压的部件，如将被讨论的那样。必须理解的是根据本发明的补偿装置通过知道仅一个供应源（VDDD或VSSD）的电压来工作。图3的补偿装置1包括N型的第一晶体管TN，所述第一晶体管TN包括第一端子D、第二端子G、第三端子S和第四端子。此第四端子允许修改晶体管的阈值电压Vth。于是，在一个实施例中，第四端子是晶体管的本体端子B。在另一实施例中，特别是如果以在绝缘体上的硅（SOI）或全耗尽绝缘体上的硅（FDSOI）技术来实现晶体管，则第四端子是晶体管的背栅极端子G'。在其中晶体管包括两个栅极端子G和G''的另一个实施例中，第四端子是这两个栅极端子中的一个（G''）。在一优选实施例中，在供应源VSSD的电压与供应源VDDD的电压之间的差异的模块被包括在50mV和900mV之间，并且优选地基本上等于500mV。在这样的低电压下的操作允许节省动态功率。在一优选实施例中，晶体管TN被操作成在次阈值区域中或近阈值区域中工作。在一优选实施例中，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现晶体管TN。根据本发明，晶体管TN被配置成在饱和区域中。在所图示的实施例中，晶体管TN被进行二极管配置，因为VG=VD。然而，必须理解的是本发明不限于晶体管TN的二极管配置：事实上，第二端子G可被连接到固定电压的节点，例如到具有基本上等于VDDD2的电压的节点，或者到第三端子S。根据本发明，在晶体管TN的第三端子S处的电压具有预定值。在所图示的实施例中，此值由运算放大器10N的虚拟接地来固定：事实上，运算放大器10N的非反相端子IN+被连接（在此处是被直接连接）到供应源VSSD，并且运算放大器10N的反相端子IN+被连接（在此处是被直接连接）到晶体管TN的第三端子S。然而，其它实施例允许将给定值强加到晶体管TN的第三端子S处的电压：例如在图6至图8的实施例中，第一晶体管TN的第三端子S被连接（在此处是被直接连接）到供应源（VSSD）。此外，必须理解的是对于将给定值间接地或虚拟地强加到晶体管TN的第三端子S处的电压而言，运算放大器的存在不是必要的：代之以，它可被用于包括至少一个输入端子（优选地是两个输入端子）、输出端子的任何其它电子模块，其中输出端子经由具有负反馈的闭环而连接到一个输入端子，以便将在输入端子之间的电压差异设置成预定值（例如0V）或为偏移（offset）电压。根据本发明，在第二端子G处的电压与第三端子S处的电压之间的差异是预定的。在目前的情况下，此差异等于VDDD-VSSD。电流产生模块（所图示的实施例中的电流产生器20N）被配置成产生预定值的电流IN。然而，必须理解的是本发明不限于存在电流产生器，而是可使用其它部件用于产生预定值的电流IN，如将所讨论的那样。在所图示的实施例中，电流产生模块（即电流产生器20N）被连接（在此处是被直接连接）到晶体管TN的第三端子S。根据本发明，补偿模块被配置成通过调整第四端子的电压，来迫使此电流IN在晶体管TN的第一端子D和第三端子S之间流动。在所图示的实施例中，此补偿模块包括运算放大器10N。此运算放大器10N包括反相输入端子IN-、非反相输入端子IN+和输出端子VBN，其中：–反相输入端子IN-被连接（在此处是被直接连接）到电流产生模块20N并到晶体管TN的第三端子S，–非反相输入端子IN+被连接（在此处是被直接连接）到供应源VSSD，–输出端子VBN被连接（在此处是被直接连接）到晶体管TN的第四端子，并且其中–另一供应源VDDD被连接（在此处是被直接连接）到晶体管TN的第一端子D。然而，必须理解的是补偿模块不限于包括运算放大器。它可代之以包括比较器，随后是电荷泵模块和积分电路。在这样的情况下，如果比较器的输出高于零，则通过电荷泵模块将电荷注入到输出节点，以便提高其电压，并且如果比较器的输出低于零，则通过电荷泵模块从此输出节点移除电荷，以便降低其电压。此输出节点被连接到积分电路（例如电容器），其输出驱动晶体管的第四端子。在所有情况下，补偿模块是被配置成强加通过晶体管（在图3的情况下的TN）的电流（在图3的情况下的IN）并且被配置成根据PVT变化来自适应地更改在第四端子VBN处的电压以便补偿PVT变化的模块。事实上，一旦电流IN的值被强加或已知，针对给定供应电压的在第四端子VBN处的电压仅取决于按工艺、温度和或电压变化的函数进行变化的一些参数。通过根据PVT变化来自适应地调整第四端子VBN的电压，立刻补偿所有变化而不以单独方式监视那些参数中的每个是可能的。例如，在一个实施例中，晶体管的第四端子是本体端子B。在这样的情况下，其电压VBB（即电压VSB，其中VS=0V）由在次阈值状况中有效的以下等式来确定：其中–n是晶体管的体因子（bodyfactor），–UT是热力学电压（大约25mV）–ION0.5V是电流IN–IS是晶体管的特定电流–VTO是晶体管的标称阈值电压–VDD是在晶体管处施加的栅极至源极电压（VGS），其等于VDDD-VSSD–ΔVDD是电压VDD的变化–ΔVT,Proc是阈值电压在工艺函数中的变化–ΔVT,Temp是阈值电压在温度函数中的变化。必须注意的是，在上面提及的公式中：–n、IS和ΔVT,Proc随工艺而变化，–UT和ΔVT,Temp随温度而变化，并且–ΔVDD随供应电压而变化。因此，一旦电流IN和电压VDD被定义，上面提及的公式中的所有其它参数的变化就立刻通过作用于VBB而被自动地补偿，而不需要单独地监视它们。被连接到晶体管TN的第四端子的补偿模块的输出VBN被配置成连接到要补偿的模拟和或数字电路2的对应晶体管T'N的对应第四端子，要补偿的模拟和或数字电路2的晶体管T'N具有补偿装置1的晶体管TN的相同技术。特别地，在给定的时间瞬间，在补偿装置1的晶体管TN的第二端子G处的电压与第三端子S处的电压之间的差异基本上等于在模拟和或数字电路2的晶体管T'N中的第二端子G'处的电压与第三端子S'处的电压之间的差异。此外，在同一时间瞬间，在补偿装置1的晶体管TN的第四端子处的电压VBN与第三端子S处的电压之间的差异基本上等于在模拟和或数字电路2的晶体管的第四端子处的电压VBN与第三端子S'处的电压之间的差异。有利地，因为不再需要由PVT变化所强加的存在于已知电路中的电压净空，所以根据本发明的补偿装置1允许最小化要补偿的电路2的供应电压。事实上，根据一个实施例，模拟和或数字电路2没有电压净空。在图3的实施例中，补偿装置1还包括P型的第二晶体管TP，对于其而言，上文关于N型的第一晶体管TN的相同考虑是有效的。第二电流产生模块（在所图示情况下为电流产生器20P）被配置成产生给定值IP的电流，其不一定等于由电流产生器20N所产生的电流IN。第二补偿模块10P被配置成通过调整第二晶体管TP的第四端子的电压VBP来迫使电流IP在第二晶体管TP的第三端子S和第一端子D之间流动。上文关于第一电流产生模块所做出的考虑对于第二电流产生模块是有效的。上文关于第二补偿模块10N所做出的考虑对于第二补偿模块10P是有效的。被连接到第二晶体管TP的第四端子的第二补偿模块的输出VBP被配置成连接到要补偿的模拟和或数字电路2的对应第二晶体管T'P的对应第四端子，要补偿的模拟和或数字电路2的晶体管T'P具有补偿装置1的晶体管TP的相同技术。因此，通过调整其通过第四端子的阈值电压来独立地控制两个类型的晶体管N和P电流——并且因此控制要补偿的数字电路的速度或延迟——是可能的。在图3中图示的实施例中，VBN、VBP电压的漂移跨越其相应的供应电压VSSD、VDDD。在一优选实施例中，对于VDDD-VSSD=0.5V，VBN、VBP电压的漂移被故意地分别限制于针对每个晶体管类型的[VSSD-1V；VSSD+0.6V]和[VDDD-0.6V；VDDD+1V]的范围，值-1V取决于技术限制并且值0.6V取决于正向二极管限制。照此，期望2.5V的最小VDDIO-VSSIO电池供应电压，从而在0.5VVDDD-VSSD核心供应电压（在示例中为大约0.5V）的顶部留下2x1V的反向偏置漂移。在一优选实施例中，调节VDDD和VSSD的电平是有利的，使得：VDDIO+VSSIO2=VDDD+VSSD2。在另一实施例中，VSSIO和VSSD两者可被引用到相同的接地电平VSS，另外需要产生负电压VNEGVDDD来供应。替代地，可故意地在运算放大器中引入大于100mV的偏移电压，以便即使其被以电压V=VDDD供应，也保证电流产生模块（电流源20N）的饱和。通常可在补偿模拟电路时使用这样的实施例。必须理解的是与图4中图示的配置类似的配置可被应用于包括P型的晶体管的补偿装置1。图5图示了根据本发明的补偿装置1的另一实施例，其包括N型的晶体管TN。在此情况下，补偿模块包括运算放大器10N，其中：–其非反相输入端子IN+被连接到电流产生模块（电流源20N）并到晶体管的第一端子D，–其反相输入端子IN-未如图4中那样连接到供应源VDDD，而是被连接到保证电流产生模块和晶体管TN两者的饱和的电压（例如VDD2），–其输出端子VBN被连接到第四端子，以及–供应源VSSD被连接到晶体管的第三端子S。因此，在图5中图示的实施例中，在运算放大器中缺少偏移电压的情况下，不需要通过电压VVDDD来供应电流产生模块（电流源20N）。图6图示了根据本发明的补偿装置1的另一实施例。在此实施例中，不存在被直接连接到晶体管的电流产生器。在此实施例中，产生电流I'N的电流产生器30与已知值的电阻器R1串联。因为此串联布置被放置在VSSD和VDDD之间，所以运算放大器10N的反相输入端子IN-的电压值是已知的。由于运算放大器10N的虚拟接地，运算放大器10N的非反相输入端子IN+的电压值也是已知的。通过知道被放置在VDDD与运算放大器10N的非反相输入端子IN+之间的电阻器R2的值，被强加到晶体管TN的电流IN是已知的，并且取决于R1和R2的值而与电流产生器30的值相关。因此，根据本发明的补偿装置的电流产生模块可包括被连接（优选地是被直接连接）到晶体管的第一端子D或到第三端子S的电流源，或者（如图6中所图示的），被连接到晶体管的第一端子D或到第三端子S并且被放置在已知电压的两个节点之间的电阻器，在晶体管中流动的电流与另一已知电流（例如电流产生器30的电流）相关。有利地，此电阻器可通过如图6中图示的物理电阻来实现，或者通过开关电容电路或经适当地偏置的晶体管来实现。图7图示了根据本发明的补偿装置1的另一实施例，其中存在由N型的晶体管TN和与P型的晶体管TP共享的单个电流产生模块。目前的实施例中的电流产生模块包括已知值的电阻器R6，其被放置在已知电压的两个节点（即运算放大器10P和10N的两个非反相输入端子IN+）之间。实际上，由于运算放大器10P和10N的虚拟接地，它们的非反相输入端子IN+处的电压对应于它们的反相输入端子IN-处的电压，其被认为是由被放置在VDDD和VSSD之间的包括已知值的电阻器R3、R4和R5的分压器来确定。在图7的实施例中，流过晶体管TN和TP的给定或已知值的电流是在两个供应源VDDD和VSSD之间的差异的函数。如果这两个供应电压中的一个变化，则此实施例允许按照f=ICV=1RC更好地控制要补偿的数字电路的频率f。图7中的虚线指示将电阻器R4和R6中的每个分成两个部分是可能的，使得包括N型的晶体管TN的补偿装置完全对称于包括P型的晶体管TP的补偿装置。还必须注意的是在图7的情况下，包括N型的晶体管TN的补偿装置被连接到包括P型的晶体管TP的补偿装置。因此，此实施例比例如图3中示出的实施例更紧凑。根据另一实施例，电流产生模块是可变电流产生模块，产生可由用户在不同值之中选择的给定值的电流。在一个优选实施例中，可使用电流DAC来产生可被用来使补偿装置1的晶体管偏置的可编程电流。作为输入，其将需要参考电流。PTAT电流参考将提供温度（T）和电阻器（R）值相关的电流（I与TR成比例）。替代地，如果电阻器被使用从本领域技术人员公知的特定电流产生电路在三极管区域中操作的MOS晶体管所取代，则可消除不想要的温度相关性。根据（未图示的）另一实施例，根据本发明的补偿装置包括振荡器（例如频率fXO的XTAL振荡器）和开关电容电路以及电容器CI，所述开关电容电路被此振荡器进行时钟控制并且其电压参考与第一和第二供应电压VSSD和VDDD相关以使得它们的比率保持恒定，所述电容器CI匹配要补偿的电路2的电容器，以便补偿此电容器的电容变化。在一个优选实施例中，使用单元的布局和布线（P＆R）组合来匹配逻辑设计条件以形成电容器CI的电容。换言之，例如使用针对两者的带隙参考将开关电压（VI）定义为核心逻辑供应电压（VDDD）的一部分将导致以下关系：fDIG=K·fXO·CI·VICDIG·VDDD其中K是电流DAC增益，可被适配成考虑具有不同逻辑深度的设计的参数。所有其它术语都是相同物理参数的比率，并且因此它们的变化将被抵消。因此，数字单元的延迟被锁定到振荡器的频率。尽管图3至图9示出了包括至多两个晶体管（一个N型和一个P型）的补偿电路，但是必须理解的是本发明不限于这样的数目。在实际实现中，晶体管的数目可以更高（例如30或40个晶体管），并且可将相同类型（N或P）的晶体管进行串联和或并联放置以用于更好地平均其工艺变化。图8示出了被标准化成0.9VION_min条件的速度、动态和泄漏功率在VDD和VBB范围内如何演变。也示出了与在此技术（低电压技术，LVT）中可用的最高速度MOS的比较。具有点的线对应于在不同供应电压下以给定频率fmax进行的操作。图示了动态和泄漏功率的折中。当ION扫过对应的被允许范围时，矩形将在给定供应电压下可实现的频率的范围重组。针对如例如在存储器中的泄漏关键应用，其中空闲与活动单元的比率非常高，图8示出了最好是提高供应电压以达到所想要的速度，而不是通过调谐第四端子来降低晶体管Vth。这是常规的动态电压频率缩放技术（DVFS）。当泄漏不支配如例如在其中每个门的平均转换速率要的多的数字加速器或处理器中的动态功率时，在维持低供应电压的同时增加速度产生显著的动态功率节省，然而以快得多的泄漏增加为代价（在0.5V下速度中的x60导致泄漏中的x2000）。这是本发明所提出的新方案，其在图8中被称作DVBBFS，其中BB代表体偏置。因此，根据本发明的补偿电路允许根据设计的类型（存储器中或处理器加速器中的非常不同的需求）来实现最好的动态和泄漏功率折中。其确保对IONIOFF电流比率的良好控制，因此确保在低电压下（例如在SRAM中）的稳健保留。通过最小化ION电流，其允许在SRAM单元中的在低泄漏下的保留。其允许动态地调谐速度和泄漏（例如在空闲模式下的低泄漏，在高速模式下的较高泄漏），从而消除对功率门控的需要和对保留触发器的使用。

权利要求：1.一种用于补偿模拟和或数字电路的PVT变化的补偿装置，所述补偿装置包括：–晶体管，所述晶体管包括–第一端子（D），–第二端子（G），–第三端子（S），以及–第四端子（B、G'、G''），所述第四端子（B、G'、G''）允许修改所述晶体管的阈值电压（Vth），其中所述晶体管被配置成在饱和区域中，其中在所述第三端子（S）处的电压具有预定值，其中在所述第二端子（G）处的电压与所述第三端子（S）处的电压之间的差异具有预定值，–电流产生模块，其被配置成产生预定值的电流，–补偿模块，其被配置成通过调整所述第四端子（B、G'、G''）的电压来迫使此电流在所述第一端子（D）和所述第三端子（S）之间流动。2.根据权利要求1所述的补偿装置，所述第四端子（B、G'、G''）是所述晶体管的本体端子（B）或所述晶体管的背栅极端子（G'），或者——如果所述晶体管包括两个栅极端子，则是——所述晶体管的第二栅极端子（G''）。3.根据权利要求1或2中的一个所述的补偿装置，包括第一供应源（VSSD；VDDD），并且优选地包括与所述第一供应源不同的第二供应源（VDDD；VSSD）。4.根据权利要求1至3中的一个所述的补偿装置，所述电流产生模块所产生的给定或已知值的电流是至少一个供应源的函数，优选地是在所述第一供应源（VSSD；VDDD）与所述第二供应源（VDDD；VSSD）之间的差异的函数。5.根据权利要求3或4中的一个所述的补偿装置，所述补偿模块包括运算放大器，所述运算放大器包括反相输入端子（IN-）、非反相输入端子（IN+）和输出端子，其中：–所述反相输入端子（IN-）被连接到所述电流产生模块并到所述晶体管的所述第三端子（S），–所述非反相输入端子（IN+）被连接到所述第一供应源（VSSD；VDDD），–所述输出端子（OUT）被连接到所述第四端子（B、G'、G''），并且其中所述第二供应源（VDDD；VSSD）被连接到所述晶体管的所述第一端子（D）。6.根据权利要求3或4中的一个所述的补偿装置，所述补偿模块包括运算放大器，所述运算放大器包括反相输入端子（IN-）、非反相输入端子（IN+）和输出端子，其中：–所述非反相输入端子（IN+）被连接到所述电流产生模块并到所述晶体管的所述第一端子（D），–所述反相输入端子（IN-）被连接到所述第二供应源（VDDD；VSSD），或被连接到保证所述晶体管的饱和的电压，–所述输出端子（OUT）被连接到所述第四端子（B、G'、G''），并且其中所述第一供应源（VSSD；VDDD）被连接到所述晶体管的所述第三端子（S）。7.根据权利要求1至4中的一个所述的补偿装置，所述补偿模块包括比较器，随后是电荷泵模块和积分电路。8.根据权利要求1至7中的一个所述的补偿装置，所述晶体管的所述第二端子（G）被连接到：–所述第一端子（D），–固定电压（VDD2）的节点，或–所述第三端子（S）。9.根据权利要求1至8中的一个所述的补偿装置，所述电流产生模块包括–电流源，其被连接到所述晶体管的所述第一端子（D）或所述第三端子（S），或–电阻器，其被连接到所述晶体管的所述第一端子（D）或所述第三端子（S）并且被放置在已知电压的两个节点之间，在所述晶体管中流动的电流与另一电流相关。10.根据前一权利要求所述的补偿装置，通过物理电阻、开关电容电路或经偏置的晶体管来实现所述电阻器。11.根据权利要求1至10中的一个所述的补偿装置，所述电流产生模块是可变电流产生模块，产生能够由用户在不同值之间选择的给定值的电流。12.根据权利要求3至11中的一个所述的补偿装置，在第一供应源（VSSS）的电压与第二供应源（VDDD）的电压之间的差异的模块被包括在50mV和900mV之间，优选地基本上等于500mV。13.根据权利要求1至12中的一个所述的补偿装置，所述晶体管被操作成在次阈值区域中或近阈值区域中工作。14.根据权利要求3至13中的一个所述的补偿装置，包括电池（BAT）和用于从所述电池产生所述第一和第二供应源的电压的部件，例如至少一个LDO和或至少一个DCDC转换器，并且优选地包括产生比用于供应所述电流产生模块和或所述补偿模块的所述第一和第二供应源的电压高和或低的电压的部件。15.根据权利要求3至14中的一个所述的补偿装置，包括太阳能电池或收获源，所述太阳能电池或所述收获源直接地产生在所述第一和第二供应源的电压之间的差异，并且优选地包括用于产生比用于供应所述电流产生模块和或所述补偿模块的所述第一和第二供应源的电压高和或低的电压的部件。16.根据权利要求1至15中的一个所述的补偿装置，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现至少一个晶体管。17.根据权利要求1至16中的一个所述的补偿装置，所述晶体管是N或P型的第一晶体管，所述电流产生模块是第一电流产生模块，所述补偿模块是第一补偿模块，所述装置还包括–P或N型的第二晶体管，所述第二晶体管包括：–第一端子（D），–第二端子（G），–第三端子（S），以及–第四端子（B、G'、G''），所述第四端子允许修改所述第二晶体管的阈值电压（Vth）其中所述第二晶体管被配置成在饱和区域中，其中在所述第二晶体管的所述第三端子（S）处的电压具有预定值，并且在所述第二端子（G）处的电压与所述第二晶体管的所述第三端子（S）处的电压之间的差异具有预定值，–第二电流产生模块，其被配置成产生给定值的电流，其不一定等于所述第一电流产生模块所产生的电流，–第二补偿模块，其被配置成通过调整所述第二晶体管的所述第四端子（B、G'、G''）的电压来迫使由所述第二电流产生模块所产生的电流在所述第二晶体管的所述第一端子（D）和所述第三端子（S）之间流动。18.一种电子装置，包括：–至少一个根据先前权利要求中的一个所述的补偿装置，–模拟和或数字电路，其包括至少一个晶体管，–用于将所述补偿模块的输出端子（OUT）连接到所述模拟和或数字电路的所述晶体管的第四端子（VBP、VBN）的部件，其中在给定的时间瞬间，在所述补偿装置的晶体管的第二端子（G）处的电压与第三端子（S）处的电压之间的差异基本上等于在所述模拟和或数字电路的所述晶体管的第二端子（G）处的电压与第三端子（S）处的电压之间的差异，其中，在同一时间瞬间，在所述补偿装置的晶体管的第四端子（B、G'、G''）处的电压与第三端子（S）处的电压之间的差异基本上等于在所述模拟和或数字电路的晶体管的第四端子（B、G'、G''）处的电压与第三端子（S）处的电压之间的差异，并且其中所述补偿装置的晶体管具有所述模拟和或数字电路的晶体管的相同技术。19.根据前一权利要求所述的电子装置，包括两个或更多个根据权利要求1至16中的一个所述的补偿装置，所述模拟和或数字电路包括至少一个开关，所述至少一个开关被布置成将所述模拟和或数字电路的所述晶体管的所述第四端子连接到所述补偿模块的两个或更多个输出端子（OUT）中的一个。20.根据权利要求19所述的电子装置，包括根据权利要求17所述的补偿装置，其中所述模拟和或数字电路的所述至少一个晶体管是N或P型的第一晶体管，所述模拟和或数字电路包括P或N型的第二晶体管，所述电子装置还包括用于将所述第二补偿模块的输出端子（OUT）连接到所述模拟和或数字电路的所述第二晶体管的所述第四端子的部件。21.根据权利要求18至20中的一个所述的电子装置，包括振荡器和开关电容电路，所述开关电容电路被所述振荡器进行时钟控制并且其电压参考与第一和第二供应源相关以使得它们的比率保持恒定，并且包括电容器，所述电容器匹配所述数字电路的电容器，以便补偿所述数字电路的所述电容器的电容变化。22.根据权利要求18至21中的一个所述的电子装置，所述模拟和或数字电路没有电压净空。

百度查询： 瑞士CSEM电子显微技术研发中心 用于补偿模拟和/或数字电路的PVT变化的补偿装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD