申请/专利权人：珠海一微半导体股份有限公司

申请日：2018-11-01

公开（公告）日：2024-04-02

公开（公告）号：CN109194292B

主分类号：H03F1/30

分类号：H03F1/30;H03F3/21

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2021.10.26#著录事项变更;2019.02.12#实质审查的生效;2019.01.11#公开

摘要：本发明公开一种带有过流保护功能的功放电路及芯片，该功放电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述基准电流源包括上管基准电流源和下管基准电流源，所述输出通道电路包括上管功率PMOS管和下管功率NMOS管。所述上管过流反馈回路通过比较上管功率PMOS管的输出电流的预设比例的电流值与上管基准电流源的输出电流来控制上管功率PMOS管的漏极电流不超过其临界保护电流值；所述下管过流反馈回路通过比较下管功率NMOS管的输出电流的预设比例的电流值与下管基准电流源的输出电流来控制下管功率NMOS管的漏极电流不超过其临界保护电流值。

主权项：1.一种带有过流保护功能的功放电路，其特征在于，所述功放电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路用于根据所述输出通道电路的输出电流的预设比例的电流值与基准电流源的输出电流的比较结果来反馈控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流；其中：所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述输出通道电路是由上管功率PMOS管（M1）和下管功率NMOS管M2构成的推挽输出结构，所述上管功率PMOS管（M1）的栅极连接所述上管过流反馈回路的上管反馈控制端（PG），所述下管功率NMOS管（M2）的栅极连接所述下管过流反馈回路的下管反馈控制端NG，所述上管功率PMOS管（M1）的漏极和所述下管功率NMOS管（M2）的漏极相连接于一个输出端（OUT），作为所述功放电路的电压输出端，用于为所述过流反馈回路提供反馈电压；其中，所述功率MOS管包括上管功率PMOS管（M1）和下管功率NMOS管M2；所述基准电流源包括上管基准电流源（I1）和下管基准电流源（I2），所述基准电流源的输出电流与所述功率MOS管的临界保护电流的比值等于所述预设比例；所述上管过流反馈回路包括上管反相器（INV1）、上管零阈值PMOS管M4、上管采样PMOS管M3和上管反馈控制PMOS管（M7），其中，上管采样PMOS管M3的栅极与上管反馈控制PMOS管（M7）的漏极共同连接于上管反馈控制端（PG），上管采样PMOS管M3的源极连接供电电源（Vdd），上管采样PMOS管M3的漏极连接上管零阈值PMOS管M4的源极，上管零阈值PMOS管M4的栅极和所述输出通道电路的所述上管功率PMOS管（M1）的漏极共同连接于所述输出端（OUT），上管零阈值PMOS管M4的漏极同时连接上管基准电流源（I1）的正极和上管反相器（INV1）的输入端，上管反相器（INV1）的输出端连接上管反馈控制PMOS管（M7）的栅极，上管反馈控制PMOS管（M7）的源极连接供电电源（Vdd）；所述上管基准电流源（I1）的负极接地；其中，所述上管零阈值PMOS管M4的栅源端电压接近0；所述下管过流反馈回路包括下管反相器（INV2）、下管零阈值NMOS管M6、下管采样NMOS管M5和下管反馈控制NMOS管（M8），其中，下管采样NMOS管M5的栅极与下管反馈控制NMOS管（M8）的漏极共同连接于下管反馈控制端（NG），下管采样NMOS管M5的源极连接接地电源（Vss），下管采样NMOS管M5的漏极连接下管零阈值NMOS管M6的源极，下管零阈值NMOS管M6的栅极和所述输出通道电路的所述下管功率NMOS管（M2）的漏极共同连接于所述输出端（OUT），下管零阈值NMOS管M6的漏极同时连接下管基准电流源（I2）的负极和下管反相器（INV2）的输入端，下管反相器（INV2）的输出端连接下管反馈控制NMOS管（M8）的栅极，下管反馈控制NMOS管（M8）的源极连接接地电源（Vss）；所述下管基准电流源（I2）的正极接供电电源（Vdd）；其中，下管零阈值NMOS管M6的栅源端电压接近0。

全文数据：一种带有过流保护功能的功放电路及芯片技术领域本发明涉及功放电路技术领域，具体涉及一种带有过流保护功能的功放电路及芯片。背景技术AB类音频功放器往往需要具备过流保护功能，其具体表现为：在AB类音频功放器的输出端对电源短路、对地短路、一对桥式推挽电路（BTL）的输出端之间短路，或者是阻抗偏小的情形下，对这些异常情况能够及时检测，并且快速关闭功放电路，防止有过大的电流流过功率管，不然可能积累大量的热量，导致电路损坏，甚至起火。中国发明专利CN102201791公开了一种AB类音频功放功率保护装置，其上下输出管上分别串联了一个铝线电阻，用于电流检测，然而，所有的功放输出电流都要流过该铝线电阻，从而造成不必要的功率损失；另外，在集成电路工艺制程中，铝线电阻的阻值很难准确控制，尤其在极端情况下，可能会产生几倍的偏差，因此功率管的保护电流值也存在几倍的偏差。中国发明专利CN108092630公开了具有过流保护结构的功放电路及其负载供电电路，其过流检测模块由两个过流检测单元所构成，一个过流检测单元包括两个电阻、两个基准电流和一个比较器，电路相对比较复杂，成本较高；采样管的电流以及两个基准电流直接通过电阻泄放到地，比较器也有一定的直流电流，从而造成功率损耗。发明内容为了克服上述技术缺陷，提出以下技术方案：一种带有过流保护功能的功放电路，所述功放电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路用于根据所述输出通道电路的输出电流的预设比例的电流值与基准电流源的输出电流的比较结果来反馈控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流；其中：所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述输出通道电路是由上管功率PMOS管M1和下管功率NMOS管M2构成的推挽输出结构，上管功率PMOS管M1的栅极连接所述上管过流反馈回路的上管反馈控制端PG，下管功率NMOS管M2的栅极连接所述下管过流反馈回路的下管反馈控制端NG，上管功率PMOS管M1的漏极和下管功率NMOS管M2的漏极相连接于一个输出端OUT，作为所述功放电路的电压输出端，用于为所述过流反馈回路提供反馈电压；其中，所述功率MOS管包括上管功率PMOS管M1和下管功率NMOS管M2；所述基准电流源包括上管基准电流源I1和下管基准电流源I2，所述基准电流源的输出电流与所述功率MOS管的临界保护电流的比值等于所述预设比例。进一步地，所述上管过流反馈回路包括上管反相器INV1、上管零阈值PMOS管M4、上管采样PMOS管M3和上管反馈控制PMOS管M7，其中，上管采样PMOS管M3的栅极与上管反馈控制PMOS管M7的漏极共同连接于上管反馈控制端PG，上管采样PMOS管M3的源极连接供电电源Vdd，上管采样PMOS管M3的漏极连接上管零阈值PMOS管M4的源极，上管零阈值PMOS管M4的栅极和所述输出通道电路的上管功率PMOS管M1的漏极共同连接于输出端OUT，上管零阈值PMOS管M4的漏极同时连接上管基准电流源I1的正极和上管反相器INV1的输入端，上管反相器INV1的输出端连接上管反馈控制PMOS管M7的栅极，上管反馈控制PMOS管M7的源极连接供电电源Vdd；上管基准电流源I1的负极接地；其中，上管零阈值PMOS管M4的栅源端电压接近0。进一步地，上管基准电流源I1的输出电流设置为基准电流值，使得上管功率PMOS管M1的漏极电流和上管基准电流源I1的输出电流通过所述上管过流反馈回路的比较和反馈而将上管功率PMOS管M1的漏极电流调节至等于功率PMOS管的临界保护电流。进一步地，当上管采样PMOS管M3的电流超过所述基准电流值时，上管反相器INV1的输出端翻转为低电压。进一步地，上管采样PMOS管M3的宽长比与上管功率PMOS管M1的宽长比的比例值等于上管基准电流源I1的输出电流与上管功率PMOS管M1的临界保护电流的比值。进一步地，所述下管过流反馈回路包括下管反相器INV2、下管零阈值NMOS管M6、下管采样NMOS管M5和下管反馈控制NMOS管M8，其中，下管采样NMOS管M5的栅极与下管反馈控制NMOS管M8的漏极共同连接于下管反馈控制端NG，下管采样NMOS管M5的源极连接接地电源Vss，下管采样NMOS管M5的漏极连接下管零阈值NMOS管M6的源极，下管零阈值NMOS管M6的栅极和所述输出通道电路的下管功率NMOS管M2的漏极共同连接于输出端OUT，下管零阈值NMOS管M6的漏极同时连接下管基准电流源I2的负极和下管反相器INV2的输入端，下管反相器INV2的输出端连接下管反馈控制NMOS管M8的栅极，下管反馈控制NMOS管M8的源极连接接地电源Vss；下管基准电流源I2的正极接供电电源Vdd；其中，下管零阈值NMOS管M6的栅源端电压接近0。进一步地，下管基准电流源I2设置为基准电流值，使得下管功率NMOS管M2的漏极电流和下管基准电流源I2的输出电流通过所述下管过流反馈回路的比较和反馈而将下管功率NMOS管M2的漏极电流调节至等于功率NMOS管的临界保护电流值。进一步地，当下管采样NMOS管M5电流超过所述基准电流值时，下管反相器INV2的输出端翻转为高电压。进一步地，下管采样NMOS管M5的宽长比与下管功率NMOS管M2的宽长比的比例值等于下管基准电流源I2的输出电流与下管功率NMOS管M2的临界保护电流的比值。一种芯片，包括集成电路，所述集成电路为所述功放电路。相对于现有技术，所述功放电路通过直接比较采样MOS管的采样电流与基准电流源的基准电流来调节功率MOS管的输出电流以达到过流保护的目的，所述功放电路的电路结构简单，整体上降低功率损失；其中，所述采样电流和所述基准电流的比较结果作为过流检测信号，通过所述功放电路的反馈控制支路直接传输回功率MOS管的栅极，从而提高整个功放电路的响应速度；具体地，本发明技术方案支持所述输出通道电路的上管功率PMOS管（M1）和下管功率NMOS管M2同时输出电流，当上管功率PMOS管（M1）出现过流现象，则通过对应的上管过流反馈回路进行反馈调节；当下管功率NMOS管M2出现有过流现象时，可通过下管过流反馈回路进行检测和反馈调节。而且，当功率MOS管的输出电流由临界值恢复到正常工作电流时，反馈控制支路释放对所述功放电路的控制，使得所述功放电路自动恢复正常工作。另外，在所述功放电路中，采样MOS管串联零阈值的MOS管，采样MOS管的栅极连接功率MOS管的栅极，零阈值的MOS管的栅极与功率MOS管的漏极共同连接所述功放电路的输出端，从而保证了采样MOS管的电流与功率MOS管的电流的精确比例关系，提高了过流保护电流的数值的精度。附图说明图1为本发明的一种带有过流保护功能的功放电路的一种具体实施例的电路示意图。具体实施方式为了更清楚的对本发明进行说明，下面给出具体实施例以进行进一步的说明。如图1所示，本发明实施例提供一种带有过流保护功能的功放电路，该功放电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述输出通道电路是由上管功率PMOS管M1和下管功率NMOS管M2构成的推挽输出结构，上管功率PMOS管M1的栅极连接上管过流反馈回路的上管反馈控制端PG，下管功率NMOS管M2的栅极连接所述下管过流反馈回路的下管反馈控制端NG，上管功率PMOS管M1的漏极和下管功率NMOS管M2的漏极相连接于一个输出端OUT，作为所述功放电路的电压输出端，用于为所述过流反馈回路提供反馈电压。所述功放电路的基本原理为：所述过流反馈回路用于根据所述输出通道电路的输出电流的预设比例的电流值与基准电流源的输出电流的比较结果来反馈控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流；其中，所述功率MOS管包括上管功率PMOS管M1和下管功率NMOS管M2；所述基准电流源包括上管基准电流源I1和下管基准电流源I2。所述基准电流源的输出电流与所述功率MOS管的临界保护电流的比值等于所述预设比例。在现有技术中，MOS管器件的饱和区的漏极电流公式为I=12Un*CoxWLVgs-Vth^2，其中Un为电子的迁移速率，Cox为单位面积栅氧化层电容，WL是宽长比，Vgs-Vth为过驱动电压。该漏极电流公式适用于所述功率MOS管、零阈值MOS管、采样MOS管等各种常用的CMOS管结构。所述上管过流反馈回路是由上管反相器INV1、上管零阈值PMOS管M4、上管采样PMOS管M3和上管反馈控制PMOS管M7构成的回路结构，其中，上管采样PMOS管M3的栅极与上管反馈控制PMOS管M7的漏极共同连接于上管反馈控制端PG，上管采样PMOS管M3的源极连接供电电源Vdd，上管采样PMOS管M3的漏极连接上管零阈值PMOS管M4的源极，上管零阈值PMOS管M4的栅极和所述输出通道电路的上管功率PMOS管M1的漏极共同连接于输出端OUT，上管零阈值PMOS管M4的漏极同时连接上管基准电流源I1的正极和上管反相器INV1的输入端，上管反相器INV1的输出端连接上管反馈控制PMOS管M7的栅极，上管反馈控制PMOS管M7的源极连接供电电源Vdd；上管基准电流源I1的负极接地；其中，上管零阈值PMOS管M4的栅源端电压接近0。具体地，上管基准电流源I1的输出电流可设置为基准电流值，使得上管功率PMOS管M1的漏极电流和上管基准电流源I1的输出电流根据所述上管过流反馈回路的比较和反馈作用而将上管功率PMOS管M1的漏极电流调节至等于功率PMOS管的临界保护电流。上管采样PMOS管M3的宽长比与上管功率PMOS管M1的宽长比的比例值等于上管基准电流源I1的输出电流与所述临界保护电流的比值。在所述上管过流反馈回路中，通过设置的上管基准电流源I1的输出电流大小，以及上管采样PMOS管M3相对于上管功率PMOS管M1的尺寸比例关系，就可以精准设定保护电流值，即调整所述功放电路的过流保护点，使得当功率PMOS管的漏极电流超过所述临界保护电流时，所述上管过流反馈回路及时关断功率PMOS管，而功率PMOS管的漏极电流小于所述保护电流值时不影响功放的正常功能。在一种较佳的实施例中，上管功率PMOS管M1在正常工作状态下的最大输出电流为2A，上管功率PMOS管M1的保护电流值设计为3A，上管基准电流源I1输出的基准电流值设置为30uA，则上管采样PMOS管M3的宽长比设置为上管功率PMOS管M1的十万分之一。在本实施例下，如果所述功放电路的负载电路发生了异常，导致输出端OUT的对地阻抗偏小，上管功率PMOS管M1的电流达到了3A，由于上管零阈值PMOS管M4的栅源端电压接近0，所以上管采样PMOS管M3的的漏极电压近似等于输出端OUT的电压，从而避免了沟道调制效应带来的电流差异。又由于上管功率PMOS管M1的栅极与上管采样PMOS管M3的栅极相连接，所以上管功率PMOS管M1的栅源电压等于上管采样PMOS管M3的栅源电压，根据MOS管器件的饱和区的漏极电流公式，可得上管采样PMOS管M3与上管功率PMOS管M1的电流之比等于上管采样PMOS管M3与上管功率PMOS管M1的尺寸之比：,。因此，在上述实施例下，上管采样PMOS管M3的漏极电流与上管基准电流源I1输出的基准电流值相等，此时，所述功放电路内部的所述上管过流反馈回路达到临界保护状态，当上管功率PMOS管M1的漏极电流超过3A，则上管采样PMOS管M3的所采样的电流大于上管基准电流源I1输出的基准电流值，节点VA的电压被拉高，使得上管反相器INV1的输出端输出低电平，导通上管反馈控制PMOS管M7，将上管反馈控制端PG的电压拉高，上管功率PMOS管M1的栅源电压的绝对值减小，根据MOS管器件的饱和区的漏极电流公式可知，上管功率PMOS管M1的漏极电流的绝对值减小，通过反馈作用控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流值3A。当上管功率PMOS管M1的漏极电流恢复到小于3A后，上管反馈控制PMOS管M7关断，从而释放对上管功率PMOS管的控制，使得所述功放电路自动恢复正常工作。相对于现有技术，由于所述功放电路用采样管电流与电流源的基准电流值作比较，比较结果经过一个反相器、MOS晶体管直接控制功率MOS管的栅极，控制路径较短，响应较快。需要说明的是，当上管采样PMOS管M3的漏极电流超过所述基准电流值时，上管反相器INV1的输出端翻转为低电压，否则上管反相器INV1的输出维持高电平状态不变。同时，所述上管过流反馈回路的过流保护调节作用不受所述下管过流反馈回路的影响。在一种较佳的实施例中，所述下管过流反馈回路是由下管反相器INV2、下管零阈值NMOS管M6、下管采样NMOS管M5和下管反馈控制NMOS管M8构成的回路结构，其中，下管采样NMOS管M5的栅极与下管反馈控制NMOS管M8的漏极共同连接于下管反馈控制端NG，下管采样NMOS管M5的源极连接接地电源Vss，下管采样NMOS管M5的漏极连接下管零阈值NMOS管M6的源极，下管零阈值NMOS管M6的栅极和所述输出通道电路的下管功率NMOS管M2的漏极共同连接于输出端OUT，下管零阈值NMOS管M6的漏极同时连接下管基准电流源I2的负极和下管反相器INV2的输入端，下管反相器INV2的输出端连接下管反馈控制NMOS管M8的栅极，下管反馈控制NMOS管M8的源极连接接地电源Vss；下管基准电流源I2的正极接供电电源Vdd。其中，下管零阈值NMOS管M6的栅源端电压接近0。具体地，下管基准电流源I2设置为基准电流值，使得下管功率NMOS管M2的漏极电流和下管基准电流源I2的输出电流根据所述下管过流反馈回路的比较和反馈作用而将下管功率NMOS管M2的漏极电流调节至等于功率NMOS管的临界保护电流。下管采样NMOS管M5的宽长比与下管功率NMOS管M2的宽长比的比例值等于下管基准电流源I2的输出电流与所述临界保护电流的比值。在所述下管过流反馈回路中，通过设置的下管基准电流源I2的输出电流大小，以及下管采样NMOS管M5相对于下管功率NMOS管M2的尺寸比例关系，就可以精准设定保护电流值，即调整所述功放电路的过流保护点，使得当功率NMOS管的漏极电流超过所述保护电流值时，所述上管过流反馈回路及时关断功率NMOS管，而功率NMOS管的漏极电流小于所述保护电流值时不影响功放的正常功能。在一种较佳的实施例中，下管功率NMOS管M2在正常工作状态下的最大输出电流为2A，下管功率NMOS管M2的保护电流值设计为3A，下管基准电流源I2输出的基准电流值设置为30uA，下管采样NMOS管M5的宽长比设置为下管功率NMOS管M2的十万分之一。在本实施例下，如果所述功放电路的负载电路发生了异常，导致输出端OUT的对地阻抗偏小，下管功率NMOS管M2的电流达到3A。由于下管零阈值NMOS管M6的栅源端电压接近0，所以下管采样NMOS管M5的的漏极电压近似等于输出端OUT的电压，从而避免了沟道调制效应带来的电流差异。又由于下管功率NMOS管M2的栅极与下管采样NMOS管M5的栅极相连接，所以下管功率NMOS管M2的栅源电压等于下管采样NMOS管M5的栅源电压，根据MOS管器件的饱和区的漏极电流公式，可得下管采样NMOS管M5与下管功率NMOS管M2的电流之比等于下管采样NMOS管M5与下管功率NMOS管M2的尺寸之比，具体表达式如下：,。因此，在上述实施例下，下管采样NMOS管M5的漏极电流与下管基准电流源I2输出的基准电流值相等，此时，所述功放电路内部的所述下管过流反馈回路达到临界保护状态，当下管功率NMOS管M2的漏极电流超过3A，则下管采样NMOS管M5的所采样的电流大于下管基准电流源I2输出的30uA的基准电流值，节点VB的电压被拉低，使得下管反相器INV2的输出端输出高电平，导通下管反馈控制NMOS管M8，将下管反馈控制端NG的电压拉低，则下管功率NMOS管M2的栅源电压减小，根据MOS管器件的饱和区的漏极电流公式可知，减小下管功率NMOS管M2的漏极电流，通过反馈作用控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流值3A。当下管功率NMOS管M2的漏极电流恢复到小于3A后，下管反馈控制NMOS管M8关断，从而释放对下管功率NMOS管M2的控制，使得所述功放电路自动恢复正常工作。相对于现有技术，由于所述功放电路用采样管电流与电流源的基准电流作比较，比较结果经过一个反相器、MOS晶体管直接控制功率MOS管的栅极，控制路径较短，响应较快。需要说明的是，当下管采样NMOS管M5的漏极电流大于所述基准电流值时，下管反相器INV2的输出端翻转为高电压，否则下管反相器INV2输出状态维持低电平不变。同时，所述下管过流反馈回路的过流保护调节作用不受所述上管过流反馈回路的影响。在一种较佳的实施例中，输出端OUT的负载正常，则功率MOS管正常输出2A电流，上管采样PMOS管M3和下管采样NMOS管M5分别有20uA的电流流到电流源或者地；由于上管反相器INV1和下管反相器INV2没有翻转不产生静态功耗，所以所述功放电路的功率损耗仅包含上管采样PMOS管M3和下管采样NMOS的电流，总共为40uA。相对于现有技术，整体上降低功放电路的功率损失。本发明所提供的技术方案所阐述的电路结构完全可以集成于一种芯片内部，该芯片包括一种功放集成电路，其中，所述功放集成电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述基准电流源包括上管基准电流源和下管基准电流源，所述输出通道电路包括上管功率PMOS管和下管功率NMOS管。所述上管过流反馈回路通过比较上管功率PMOS管的输出电流的预设比例的电流值与上管基准电流源的输出电流来控制上管功率PMOS管的漏极电流不超过其临界保护电流值；所述下管过流反馈回路通过比较下管功率NMOS管的输出电流的预设比例的电流值与下管基准电流源的输出电流来控制下管功率NMOS管的漏极电流不超过其临界保护电流值。所述芯片简化了外围回路，实现的保护功能全面，保护精度高，且一致性好。上述实施例仅表达了本申请的几种典型实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对本领域的技术人员来说，在不脱离本申请的构思前提下，所做出的若干变形或改进，都属于本申请的保护范围。在本申请所提供的实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目。

权利要求：1.一种带有过流保护功能的功放电路，其特征在于，所述功放电路包括输出通道电路、过流反馈回路和基准电流源，所述过流反馈回路用于根据所述输出通道电路的输出电流的预设比例的电流值与基准电流源的输出电流的比较结果来反馈控制所述输出通道电路的输出电流不超过功率MOS管的临界保护电流；其中：所述过流反馈回路包括上管过流反馈回路和下管过流反馈回路，所述输出通道电路是由上管功率PMOS管（M1）和下管功率NMOS管M2构成的推挽输出结构，所述上管功率PMOS管（M1）的栅极连接所述上管过流反馈回路的上管反馈控制端（PG），所述下管功率NMOS管（M2）的栅极连接所述下管过流反馈回路的下管反馈控制端NG，所述上管功率PMOS管（M1）的漏极和所述下管功率NMOS管（M2）的漏极相连接于一个输出端（OUT），作为所述功放电路的电压输出端，用于为所述过流反馈回路提供反馈电压；其中，所述功率MOS管包括上管功率PMOS管（M1）和下管功率NMOS管M2；所述基准电流源包括上管基准电流源（I1）和下管基准电流源（I2），所述基准电流源的输出电流与所述功率MOS管的临界保护电流的比值等于所述预设比例。2.根据权利要求1所述功放电路，其特征在于，所述上管过流反馈回路包括上管反相器（INV1）、上管零阈值PMOS管M4、上管采样PMOS管M3和上管反馈控制PMOS管（M7），其中，上管采样PMOS管M3的栅极与上管反馈控制PMOS管（M7）的漏极共同连接于上管反馈控制端（PG），上管采样PMOS管M3的源极连接供电电源（Vdd），上管采样PMOS管M3的漏极连接上管零阈值PMOS管M4的源极，上管零阈值PMOS管M4的栅极和所述输出通道电路的所述上管功率PMOS管（M1）的漏极共同连接于所述输出端（OUT），上管零阈值PMOS管M4的漏极同时连接上管基准电流源（I1）的正极和上管反相器（INV1）的输入端，上管反相器（INV1）的输出端连接上管反馈控制PMOS管（M7）的栅极，上管反馈控制PMOS管（M7）的源极连接供电电源（Vdd）；所述上管基准电流源（I1）的负极接地；其中，所述上管零阈值PMOS管M4的栅源端电压接近0。3.根据权利要求2所述功放电路，其特征在于，所述上管基准电流源（I1）的输出电流设置为基准电流值，使得所述上管功率PMOS管（M1）的漏极电流和所述上管基准电流源（I1）的输出电流通过所述上管过流反馈回路的比较和反馈而将所述上管功率PMOS管（M1）的漏极电流调节至等于功率PMOS管的临界保护电流。4.根据权利要求3所述功放电路，其特征在于，当所述上管采样PMOS管M3的电流超过所述基准电流值时，所述上管反相器（INV1）的输出端翻转为低电压。5.根据权利要求2所述功放电路，其特征在于，所述上管采样PMOS管M3的宽长比与所述上管功率PMOS管（M1）的宽长比的比例值等于所述上管基准电流源（I1）的输出电流与所述上管功率PMOS管（M1）的临界保护电流的比值。6.根据权利要求1所述功放电路，其特征在于，所述下管过流反馈回路包括下管反相器（INV2）、下管零阈值NMOS管M6、下管采样NMOS管M5和下管反馈控制NMOS管（M8），其中，下管采样NMOS管M5的栅极与下管反馈控制NMOS管（M8）的漏极共同连接于下管反馈控制端（NG），下管采样NMOS管M5的源极连接接地电源（Vss），下管采样NMOS管M5的漏极连接下管零阈值NMOS管M6的源极，下管零阈值NMOS管M6的栅极和所述输出通道电路的所述下管功率NMOS管（M2）的漏极共同连接于所述输出端（OUT），下管零阈值NMOS管M6的漏极同时连接下管基准电流源（I2）的负极和下管反相器（INV2）的输入端，下管反相器（INV2）的输出端连接下管反馈控制NMOS管（M8）的栅极，下管反馈控制NMOS管（M8）的源极连接接地电源（Vss）；所述下管基准电流源（I2）的正极接供电电源（Vdd）；其中，下管零阈值NMOS管M6的栅源端电压接近0。7.根据权利要求6所述功放电路，其特征在于，所述下管基准电流源（I2）设置为基准电流值，使得所述下管功率NMOS管（M2）的漏极电流和所述下管基准电流源（I2）的输出电流通过所述下管过流反馈回路的比较和反馈而将所述下管功率NMOS管（M2）的漏极电流调节至等于功率NMOS管的临界保护电流值。8.根据权利要求7所述功放电路，其特征在于，当所述下管采样NMOS管M5电流超过所述基准电流值时，所述下管反相器（INV2）的输出端翻转为高电压。9.根据权利要求6所述功放电路，其特征在于，所述下管采样NMOS管M5的宽长比与所述下管功率NMOS管（M2）的宽长比的比例值等于所述下管基准电流源（I2）的输出电流与所述下管功率NMOS管（M2）的临界保护电流的比值。10.一种芯片，包括集成电路，其特征在于，所述集成电路为权利要求1至权利要求9任意一项所述的所述功放电路。

百度查询： 珠海一微半导体股份有限公司 一种带有过流保护功能的功放电路及芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD