申请/专利权人：上海电子信息职业技术学院

申请日：2023-08-23

公开（公告）日：2024-04-02

公开（公告）号：CN220709960U

主分类号：G11C11/413

分类号：G11C11/413;G11C11/41

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权

摘要：本实用新型涉及数据存储的技术领域，公开了一种基于Latch电路的缓存器结构，包括结构相同的多组锁存器电路，每组锁存器电路均包括多个Latch锁存器和一个时钟门控单元，每个Latch锁存器的时钟端均与其所在组的时钟门控单元的输出端连接，其数据输入端均与数据写入单元连接，其数据输出端均与读出选通单元相连，每个时钟门控单元的使能端分别与第一译码器的一个输出端连接，所述第一译码器的输入端与写入编码单元相连，所述写入编码单元用于产生要写入数据的锁存器电路的组别对应的二进制数据，所述第一译码器用于接收二进制数据，控制对应组别的时钟门控单元的使能端工作，所述读出选通单元用于选取要读出数据的锁存器电路，并输出数据。

主权项：1.一种基于Latch电路的缓存器结构，其特征在于：包括结构相同的多组锁存器电路，每组锁存器电路均包括多个Latch锁存器和一个时钟门控单元，每个Latch锁存器的时钟端均与其所在组的时钟门控单元的输出端连接，其数据输入端均与数据写入单元连接，其数据输出端均与读出选通单元相连，每个时钟门控单元的使能端分别与译码器的一个输出端连接，所述译码器的输入端与写入编码单元相连，所述写入编码单元用于产生要写入数据的锁存器电路的组别对应的二进制数据，所述译码器用于接收二进制数据，控制对应组别的时钟门控单元的使能端工作，所述读出选通单元用于选取要读出数据的锁存器电路，并输出数据。

全文数据：

权利要求：

百度查询： 上海电子信息职业技术学院 一种基于Latch电路的缓存器结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD