申请/专利权人：超威半导体公司

申请日：2018-04-27

公开（公告）日：2024-04-09

公开（公告）号：CN117855212A

主分类号：H01L27/02

分类号：H01L27/02;H01L23/535;H01L23/528;H01L21/8238;H01L21/8234;G06F30/392;H01L21/768;G06F30/39;H01L29/417

优先权：["20170501 US 62/492,702","20170628 US 15/636,245"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：描述了一种用于有效地创建标准单元的布局的系统和方法。用于集成电路的标准单元使用全沟槽硅化物带作为pmos晶体管和nmos晶体管的漏极区域。金属0中的多条单向路线跨标准单元布置，其中每个路线都连接到沟槽硅化物触点。电源连接和接地连接利用引脚而不是标准单元中的端到端轨。另外，中间节点以单向路线在标准单元中布线。

主权项：1.一种单元布局，其包括：一个或多个全沟槽硅化物带，其中所述全沟槽硅化物带中的每个都是形成为多个晶体管中的两个单独晶体管的单个漏极区域；以及在金属0层中的一个或多个单向信号路线，其中每个路线连接到所述一个或多个沟槽硅化物触点中的相应一个；其中使用金属0的信号布线以及电源连接和接地连接中的一个或多个被布置在所述一个或多个沟槽硅化物触点之外的区域中。

全文数据：

权利要求：

百度查询： 超威半导体公司 用于5纳米及以上的标准单元布局架构和绘图样式

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD