申请/专利权人：珠海市凌珑宇芯科技有限公司

申请日：2024-01-08

公开（公告）日：2024-04-09

公开（公告）号：CN117850892A

主分类号：G06F9/4401

分类号：G06F9/4401

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明提供一种休眠唤醒电路、方法、芯片及电子设备，其中，电路包括：输入端子、时钟控制寄存单元、命令寄存单元、命令识别单元和输出端子，输入端子连接时钟控制寄存单元和命令寄存单元，命令寄存单元连接命令识别单元，命令识别单元连接输出端子；输入端子包括唤醒使能端、命令接收端、时钟端；时钟控制寄存器和命令寄存器的CK端与时钟端连接，时钟控制寄存单元中的第一个时钟控制寄存器的D端获取第一电平信号，时钟控制寄存单元中的最后一个时钟控制寄存器的Q端连接时钟端，命令寄存单元中的第一个命令寄存器的D端连接命令接收端，每一个命令寄存器的Q端连接命令识别单元，命令识别单元连接输出端子。本发明可以降低芯片的平均休眠电流。

主权项：1.一种休眠唤醒电路，其特征在于，包括：输入端子、时钟控制寄存单元、命令寄存单元、命令识别单元和输出端子，所述输入端子分别连接所述时钟控制寄存单元和所述命令寄存单元，所述命令寄存单元连接所述命令识别单元，所述命令识别单元连接所述输出端子；所述输入端子包括唤醒使能端、命令接收端、时钟端，所述时钟控制寄存单元包括多个串联的时钟控制寄存器，所述命令寄存单元包括多个串联的命令寄存器，所述时钟控制寄存器和所述命令寄存器均为D触发器；所述时钟控制寄存器和所述命令寄存器的CK端与所述时钟端连接，所述时钟控制寄存单元中的第一个所述时钟控制寄存器的D端获取第一电平信号，所述时钟控制寄存单元中的最后一个所述时钟控制寄存器的Q端连接所述时钟端，所述命令寄存单元中的第一个所述命令寄存器的D端连接所述命令接收端，每一个所述命令寄存器的Q端连接所述命令识别单元，所述命令识别单元连接所述输出端子。

全文数据：

权利要求：

百度查询： 珠海市凌珑宇芯科技有限公司 一种休眠唤醒电路、方法、芯片及电子设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD