申请/专利权人:得一微电子股份有限公司
申请日:2023-12-13
公开(公告)日:2024-04-09
公开(公告)号:CN117851274A
主分类号:G06F12/02
分类号:G06F12/02
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.26#实质审查的生效;2024.04.09#公开
摘要:本发明公开了一种DRAM行管理方法、设备及计算机可读存储介质,所述DRAM行管理方法包括以下步骤:在第一行访问请求执行完成时,控制所述第一行访问请求对应的第一数据行基于计数器的起始值维持开启状态;在接收到第二行访问请求时,确定所述第二行访问请求对应的第二数据行;在所述第二数据行与所述第一数据行相同时,根据所述第一数据行的当前状态确定所述计数器中计数值的增加步长;或者在所述第二数据行与所述第一数据行不相同时,根据所述第一数据行的当前状态确定所述计数值的减小步长;根据所述增加步长或者所述减小步长更新所述计数值。通过以上步骤,提升内存访问效率和性能。
主权项:1.一种DRAM行管理方法,其特征在于,所述DRAM行管理方法包括以下步骤:在第一行访问请求执行完成时,控制所述第一行访问请求对应的第一数据行基于计数器的起始值维持开启状态;在接收到第二行访问请求时,确定所述第二行访问请求对应的第二数据行,其中,所述第一行访问请求和所述第二行访问请求为相邻的行访问请求;在所述第二数据行与所述第一数据行相同时,根据所述第一数据行的当前状态确定所述计数器中计数值的增加步长;或者在所述第二数据行与所述第一数据行不相同时,根据所述第一数据行的当前状态确定所述计数值的减小步长;根据所述增加步长或者所述减小步长更新所述计数值。
全文数据:
权利要求:
百度查询: 得一微电子股份有限公司 DRAM行管理方法、设备及计算机可读存储介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。