申请/专利权人：苏州锴威特半导体股份有限公司

申请日：2018-07-03

公开（公告）日：2024-04-09

公开（公告）号：CN108683167B

主分类号：H02H9/02

分类号：H02H9/02

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2024.03.29#著录事项变更;2018.11.13#实质审查的生效;2018.10.19#公开

摘要：本发明涉及一种PD设备的防浪涌电路，包括设置在协议芯片内部的单电源运放、第一MOS管、运放、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管，单电源运放的正输入端接第一电流源，单电源运放的负输入端接运放的输出端，单电源运放的输出端接第一MOS管的栅极，第一MOS管的漏极接GND，第一MOS管的源极接运放的正输入端，运放的负输入端接VSS，采样电阻接入运放的正输入端和VSS之间，分压电阻的一端接熔丝修调电路，另一端接VSS，第二MOS管的漏极接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极接GND。本电路可精确控制上电时流入协议芯片的最大电流，保护协议芯片，提高了用户产品的集成度。

主权项：1.一种PD设备的防浪涌电路，其特征在于：包括设置在协议芯片内部的高增益运算放大器、第一MOS管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器的正输入端连接在第一电流源和熔丝修调电路之间，高增益运算放大器的负输入端连接运算放大器的输出端，高增益运算放大器的输出端连接第一MOS管的栅极，第一MOS管的漏极连接电源地GND，第一MOS管的源极连接运算放大器的正输入端，运算放大器的负输入端连接数字地VSS，采样电阻接入运算放大器的正输入端和数字地VSS之间，分压电阻的一端连接熔丝修调电路，分压电阻的另一端连接数字地VSS，第二MOS管的漏极连接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极连接数字地VSS；所述高增益运算放大器采用单电源运放，其在静态工作点的输入共模电压由第一电流源、熔丝修调电路和分压电阻决定；所述高增益运算放大器采用共源共栅折叠式运放结构，具体包括第二电流源、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第二电流源连接第三MOS管的源极，第三MOS管和第四MOS管的栅极分别引出作为高增益运算放大器的负输入端和正输入端，第三MOS管的漏极连接第五MOS管的源极，第四MOS管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器的输出端，第九MOS管和第十MOS管的栅极共连，第十一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第十一MOS管和第十二MOS管的栅极共连，第十一MOS管和第十二MOS管的源极连接电源；所述高增益运算放大器的输出电压为Vout2，第一MOS管的跨导为gm，则在GND-VSS之间产生的限制电流Ilim为Ilim＝Vout2*gm。

全文数据：一种PD设备的防浪涌电路技术领域[0001]本发明涉及集成电路设计技术领域，尤其涉及一种PDPoweredDevice设备的防浪涌电路，具体地说是一种应用在P〇EPowerOverEthernet电源管理芯片中的防浪涌保护电路。背景技术[0002]浪涌电流指电源接通瞬间，流入电源设备的峰值电流。由于输入滤波电容迅速充电，所以该峰值电流远远大于稳态输入电流;过大的峰值电流会损害电源设备，因而工程中通常需要对浪涌电流进行抑制处理。[0003]PDPoweredDevice是P0E协议标准中的受电设备，主要包括协议芯片和DC-DC芯片，当PD设备符合供电条件进行供电时，协议芯片打开内部功率管（如图1，VDD-GND-VSS形成电流通路，接收PSEPowerviaMDISourcingEquipment提供的经过AC-DC转换的直流电VDD。在协议芯片内功率管开启的瞬间，由于DC-DC模块VDD和GND存在输入滤波电容C2，在GND-VSS之间会存在浪涌电流如图2所示，电流过大则会损害设备。[0004]目前，针对浪涌电流的抑制主要采用瞬态二极管、气体放电管、金属氧化物压敏电阻等分立器件，如图1中的TVS器件能够消除浪涌电流带来的的脉冲尖峰从而保护整流桥和协议芯片，然而DC-DC模块在通过GND放电到VSS时，C2下极板放电带来的浪涌电流则会损坏协议芯片。发明内容[0005]本发明主要从协议芯片内部着手，结合IEEE802.3•af协议标准，提供了一种结构简单且防浪涌电流效果佳的PD设备的防浪涌电路，具体是一种片上防浪涌电路，该电路可精确控制上电时流入协议芯片的最大电流，保护协议芯片的同时能够提高用户产品的集成度，并且也缩减了成本。[0006]为了实现上述目的，本发明采用的技术方案为，一种PD设备的防浪涌电路，包括设置在协议芯片内部的高增益运算放大器、第一M0S管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二M0S管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器的正输入端连接在第一电流源和熔丝修调电路之间，高增益运算放大器的负输入端连接运算放大器的输出端，高增益运算放大器的输出端连接第一M0S管的栅极，第一M0S管的漏极连接电源地GND，第一M0S管的源极连接运算放大器的正输入端，运算放大器的负输入端连接数字地VSS，采样电阻接入运算放大器的正输入端和数字地VSS之间，分压电阻的一端连接熔丝修调电路，分压电阻的另一端连接数字地VSS，第二M0S管的漏极连接第一M0S管的栅极，第二M0S管的栅极连接协议芯片内的使能端EN使能端具体是由设置在协议芯片内的常规的VDD电压检测模块提供），第二M0S管的源极连接数字地VSS。[0007]作为本发明的一种改进，所述高增益运算放大器采用单电源运放，其在静态工作V、、、的ftu入、彳吴电压由第一电流源、懷丝修调电路和分压电阻决定，从而也决定了高增益运算放大器的输出电压。[ooos]作为本发明的一种改进，所述高增益运算放大器采用共源共栅折叠式运放结构，具体包括第一电流源、第二MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第一电流源连接第三MOS管的源极，第三MOS管和第四MOS管的栅极分别引出作为高增益运算放大器的负输入端和正输入端，第三MOS管的漏极连接第五MOS管的源极，第四M0S管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器的输出端，第九M0S管和第十M〇s管的栅极共连，第i^一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第i^一MOS管和第十二MOS管的栅极共连，第i^一MOS管和第十二MOS管的源极连接电源。[0009]作为本发明的一种改进，所述第一MOS管和第二MOS管均为NMOS管。[0010]作为本发明的一种改进，所述第三M0S管、第四M0S管、第九M0S管、第十M0S管、第十一M0S管、第十二M0S管均为PM0S管，所述第五M0S管、第六M0S管、第七M0S管、第八M0S管均为NM0S管。[0011]作为本发明的一种改进，所述第一M0S管的导通电阻阻值在1Q以内，所述采样电阻的阻值在50mQ以内，这样可避免带来的功率消耗。[0012]作为本发明的一种改进，所述高增益运算放大器的输出电压为Vout2,第一MOS管的跨导为gtn，则在GND-VSS之间产生的限制电流Ilim为Iii^Vout^gm。[0013]相对于现有技术，本发明所提出的PD设备的防浪涌电路整体结构设计巧妙，通过高增益运算放大器以及由运算放大器和采样电阻组成的检测电路对第一M0S管的栅极电压进行检测控制，从而限制了GND-VSS电流通路的最大电流，从而能够防止浪涌电流对协议芯片造成的损坏，并且通过第一电流源、熔丝修调电路以及分压电阻来控制单电源运放即高增益运算放大器的输出电压，由此可精确控制GND-VSS之间产生的限制电流Ilim大小，从而精确控制了上电时流入协议芯片的最大电流，保护了协议芯片；另外，将由高增益运算放大器、第一M0S管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二M0S管组成的防浪涌功能电路集成在协议芯片内部，可有效提高用户产品的集成度，同时也缩减了成本。附图说明[0014]图1为现有的PD设备的防浪涌电路。[0015]图2为现有PD设备的防浪涌电路中GND-VSS之间的浪涌电流。[0016]图3为本发明所提出的PD设备的防浪涌电路。[0017]图4为本发明中高增益运算放大器的电路结构。[0018]图5为本发明中高增益运算放大器的运放高增益放大区在不同静态工作点下输出随V-的变化曲线。[0019]图6为本发明电路中熔丝修调电路的电路结构。[0020]图7为本发明电路中GND-VSS之间的限制电流。具体实施方式[0021]为了加深对本发明的理解和认识，下面结合附图对本发明作进一步描述和介绍。[0022]如图3所示，一种PD设备的防浪涌电路，具体是设置于协议芯片内部的片上防浪涌电路，包括设置在协议芯片内部的高增益运算放大器AMP2、第一M0S管POWERM0S、运算放大器AMP1、第一电流源IB、分压电阻R、熔丝修调电路FUSE、采样电阻Rsense、第二M0S管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器AMP2的正输入端连接在第一电流源IB和熔丝修调电路FUSE之间，高增益运算放大器AMP2的负输入端连接运算放大器AMP1的输出端，高增益运算放大器AMP2的输出端连接第一M0S管POWERM0S的栅极，第一M0S管POWERM0S的漏极连接电源地GND，第一M0S管POWERM0S的源极连接运算放大器AMP1的正输入端，运算放大器AMP1的负输入端连接数字地VSS，采样电阻Rsense接入运算放大器AMP1的正输入端和数字地VSS之间，分压电阻R的一端连接熔丝修调电路FUSE，分压电阻R的另一端连接数字地VSS，第二M0S管的漏极连接第一M0S管POWERM0S的栅极，第二M0S管的栅极连接协议芯片内的使能端EN，第二M0S管的源极连接数字地VSS。通过采样电阻Rsense和运算放大器AMP1的检测控制第一M0S管POWERM0S的栅极电压，从而控制GND-VSS电流通路的放电电流。[0023]其中，所述高增益运算放大器AMP2在静态工作点Q1,Q2的输入共模电压由第一电流源IB、熔丝修调电路FUSE和分压电阻R决定，由于对于高增益运算放大器AMP2，其输出电压将随运放的输入共模电压变化而变化，该电压通过控制第一POWERM0S管栅压从而决定了GND-VSS电流通路的放电电流大小，如图5所示，为高增益运算放大器AMP2的运放高增益放大区在不同静态工作点下输出随V-的变化曲线。[0024]图6给出了本发明所采用的熔丝修调电路结构，该熔丝修调电路的一端连接第一电流源和高增益运算放大器AMP2的正输入端，另一端连接分压电阻，由熔丝修调电路中的电阻网络上端引出调节端，并在调节端上设置1'0、11、了2、13熔丝?40，通过在1'0、1'1、12、了3焊盘之间焊接熔丝对熔丝修调电路中的电阻网络进行精确的阻值控制，以完成对高增益运算放大器AMP2的正输入端的输入电压进行调整。假设由熔丝修调电路FUSE确定的高增益运算放大器AMP2的V+电压为VI静态工作点Ql;AMP2小信号增益为Av2，AMP2开环输出电压共模输出电压）为VQffset;AMP2闭环输出电压为Vout2;AMPl小信号增益为Avl，输出为Voutl;P0WERM0S的跨导为gm，Ql、Q2的后缀表示该值在Q1、Q2的工作点下的值：[0025]在环路稳定的情况下，有下式成立：[0026]Vout2Ql=Av2*Vl-V〇utlQl+V〇ffsetQl；[0027]贝IJGND和VSS之间的限制电流为：[0028]IlimQl=Vout2Ql*gm[0029]=[Av2*Vl-VoutQl+V0ffsetQl]*gm;[0030]若由熔丝修调电路FUSE确定的高增益运算放大器AMP2的V+电压为V2静态工作点Q2;则[0031]V〇ut2Q2=Av2^V2-V〇utQ2+V〇ffsetQ2[0032]贝丨JGND和VSS之间的限制电流为：[0033]IlimQ2二V〇ut2*gm[0034]=[Av2*V2—V0utQ2+V0ffsetQ2]*gm;[0035]具体地，如图4所示高增益运算放大器AMP2采用共源共栅折叠式运放结构，由于共模电压只有几十mV，因此米用PM0S差分对作为输入级。具体包括第二电流源、第三腿3管、第四M0S管、第五M0S管、第六M0S管、第七M0S管、第八M0S管、第九M0S管、第十M0S管、第十一M0S管、第十二M0S管，所述第三M0S管和第四M0S管的源极共接，第二电流源连接第三M0S管的源极，第三M0S管和第四M0S管的栅极分别引出作为高增益运算放大器AMp2的负输入端和正输入端，第三M0S管的漏极连接第五M0S管的源极，第四M0S管的漏极连接第六M0S管的源极，第五M0S管和第\M0S官的棚极共连并引出作为偏置电压端，第七m〇S管的漏极连接第五M0S管的源极，第七M0S管的源极接地，第八M0S管的漏极连接第六M0S管的源极，第八M0S管的源极接地，第七M0S管和第八M0S管的栅极共接并引出作为偏置电压端，第九M0S管的漏极和栅极均连接第五M0S管的漏极，第十M0S管的漏极连接第六M0S管的漏极并引出作为高增益运算放大器AMP2的输出端，第九M0S管和第十M0S管的栅极共连，第十一M0S管的漏极连接第九M0S管的源极，第十二M0S管的漏极连接第十M0S管的源极，第十一M0S管和第十二M0S管的栅极共连，第十一M0S管和第十二M0S管的源极连接电源。[0036]另外，所述第一M0S管POWERM0S和第二M0S管均为醒0S管。所述第三M0S管、第四M0S管、第九M0S管、第十M0S管、第i^一M0S管、第十二M0S管均为PM0S管，所述第五M0S管、第六M0S管、第七M0S管、第八M0S管均为NM0S管。[0037]本电路在进行限流时，由于高增益运算放大器AMP2工作在线性区，高增益运算放大器AMP2的共模电压不能为〇,所以采样电阻Rsense的两端不能直接连接在高增益运算放大器AMP2的两端，VSS通过第一电流源IB和分压电阻R将VSS的电平信号传递到高增益运算放大器AMP2的正输入端，过流信号通过运算放大器AMP1放大后传递到高增益运算放大器AMP2的负输入端，之后和第一M0S管POWERM0S形成负反馈环路，以达到限流稳态。[0038]整个电路在VDD上电时，当VDD进入供电阶段36-57V之前，使能端输入电平为高，第一M0S管TOWERM0S关闭且高增益运算放大器AMP2不工作，GND电压近似等于VDD电压，DC—DC模块没有输出；当VDD进入供电阶段后，使能端输入电平为〇,采样电阻此的％在第一M0S管POWERM0S开启之前流过的电流为〇,运算放大器AMP1的输出电压为0,并且运算放大器AMP1的输出电压小于由第一电流源18、熔丝修调电路和分压电阻[^所确定的高增益运算放大器AMP2的输入电压，高增益运算放大器AMP2的输出电压为1，开启第一M0S管POWERM0S，VDD_GND-VSS存在导通电流，并在刚导通时GND-VSS出现浪涌电流，当浪涌电流达到限制电流大小Ilitn时，运算放大器AMP1将采样电阻Rsense的电压放大至高增益运算放大器AMP2的正输入电压V1，高增益运算放大器AMP2进入高增益放大区调节第一M0S管p0WErM0S的栅极电压以限制第一m0s管POWERM0S的电流，该电流再经过采样反馈到高增益运算放大器AMP2的负输入端，形成了一个稳定的负反馈环路。[0039]在当GND电压和VSS电压近似相等卿GND通过第一M0S管POWERM0S放完电）之后，DC_DC模块的电流恢复到正常值，第一M0S管P0WERM0S的栅压恢复到逻辑高电平，为了避免给电路带来额外的功率消耗，第一M0S管POWERM0S的导通电阻和检测电路的采样电阻Rsense的阻值越小越好，但不能小的超出电路可以检测的范围，为了将导通电阻和检测电阻尽可能的做小，电路设计的限流值是150mA，因此，第一MOS管POWERMOS的导通电阻阻值设定在0.5D，采样电阻Rsense的阻值约20mfi左右，可检测的电压150mA*20mD=3mV。由于该电压太小对运放的失调电压要求较高，所以用AMP1放大一个数量级送到AMP2处理，为了达到环路的稳定，熔丝修调电路RISE和分压电阻R、第一电流源IB确定AMP2的正输入端电压大约是电压值30mv。[0040]如图7所示，图中虚线为浪涌电流，实线为GND-VSS之间的限制电流大小，当GND以一定电流一定时间放完C2下极板电荷后，恢复正常工作电流水平。由此可见，通过本发明所提出的协议芯片片上防浪涌电路有效限制了GND-VSS之间产生的最大电流，从而能够防止浪涌电流对协议芯片造成的损坏，保护了协议芯片，也有效提高了用户产品的集成度，同时也缩减了成本。[0041]本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若千改进和润饰，这些改进和润饰也视为本发明的保护范围。

权利要求：1.一种PD设备的防浪涌电路，其特征在于:包括设置在协议芯片内部的高增益运算放大器、第一MOS菅、运算放大器、第一电流源、分压电阻、熔:丝修调电路、采样电阻、第：M〇s管、电源地GND和数字地VSS，电源VDD连接DC—DC模块的输人端，DC_DC模块的接地端连接电源地GND，尚增运算放大器的正输入端连接在第一电流源和熔:丝修调电路之间，高增益运算放大器的负输入端连接运算放大器的输出端，高增益运算放大器的输出端连接第一1〇5管的栅极，第一MOS管的漏极连接电源地GND，第一MOS管的源极连接运算放大器的正输入立而，运算放大器的负输入端连接数字地VSS，米样电阻接入运算放大器的正输入端和数字地VSS之间，分压电阻的一端连接熔丝修调电路，分压电阻的另一端连接数字地vss，第二1〇3管的漏极连接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极连接数字地VSS。一2•如权利要求1所述的一种ro设备的防浪涌电路，其特征在于，所述高增益运算放大器采用单电源运放，其在静态工作点的输入共模电压由第一电流源、熔丝修调电路和分压电阻决定。3.如权利要求2所述的一种PD设备的防浪涌电路，其特征在于，所述高增益运算放大器采用共源共栅折叠式运放结构，具体包括第二电流源、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第^^一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第二电流源连接第三M0S管的源极，第三M0S管和第四MOS管的栅极分别引出作为高增益运算放大器的负输入端和正输入端，第三M0S管的漏极连接第五MOS管的源极，第四MOS管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器的输出端，第九MOS管和第十MOS管的栅极共连，第十一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第十一MOS管和第十二MOS管的栅极共连，第i^一MOS管和第十二MOS管的源极连接电源。4.如权利要求1所述的一种PD设备的防浪涌电路，其特征在于，所述第一MOS管和第二MOS管均为NMOS管。5.如权利要求3或4所述的一种fD设备的防浪涌电路，其特征在于，所述第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管均为PMOS管，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管均为NMOS管。6.如权利要求5所述的一种PD设备的防浪涌电路，其特征在于，所述第一MOS管的导通电阻阻值在1Q以内，所述采样电阻的阻值在50mQ以内。7.如权利要求6所述的一种PD设备的防浪涌电路，其特征在于，所述高增益运算放大器的输出电压为Vout2,第一MOS管的跨导为gm，则在GND-VSS之间产生的限制电流Ilim为Ilim二V〇ut2*gm〇

百度查询： 苏州锴威特半导体股份有限公司 一种PD设备的防浪涌电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD