申请/专利权人：上海旻艾半导体有限公司

申请日：2016-10-14

公开（公告）日：2024-04-09

公开（公告）号：CN106356092B

主分类号：G11C16/08

分类号：G11C16/08;G11C16/24

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2018.05.22#著录事项变更;2017.03.01#实质审查的生效;2017.01.25#公开

摘要：本发明公开了一种应用于ATE数字测试的存储器深度扩展装置，在数据测试板上设存储器、地址发生器、4选1模块以及4个以上的数据通道，存储器中的数据均与各自的数据通道相连，存储器通过低位控制与地址发生器相连，地址发生器通过高位控制与4选1模块相连，4选1模块与存储器中的4通道数据相连，并与深度通道相连；所述的4选1模块用于将4通道中任意通道的数据切到深度通道上去。本发明的应用于ATE数字测试的存储器深度扩展装置，采用灵活的模式切换，使得数字测试设备可以同时胜任高通道数小图形深度和低通道数大图形深度的测试需求。

主权项：1.一种应用于ATE数字测试的存储器深度扩展装置，其特征在于，在数据测试板上设存储器、地址发生器、4选1模块以及4个以上的数据通道，存储器中的数据均与各自的数据通道相连，存储器通过低位控制与地址发生器相连，地址发生器通过高位控制与4选1模块相连，4选1模块与存储器中的4通道数据相连，并与深度通道相连；所述的4选1模块用于将4通道中任意通道的数据切到深度通道上去；所述的4选1模块有2个以上，在数据测试板上设8个以上的数据通道，每个4选1模块均与存储器中的4通道数据相连，每2个4选1模块均与1个2选1模块相连，地址发生器通过高位控制各4选1模块、各2选1模块；2选1模块与深度通道相连；所述的2选1模块用于将数据通道中任意通道的数据切到深度通道上去；所述的FPGA使用ALTERA公司的EP1C6Q240C8芯片；所述的存储器采用ISSI公司的IS62WV102416ALL芯片。

全文数据：一种应用于ATE数字测试的存储器深度扩展装置技术领域[0001]本发明属于应用于ATE数字测试的存储器技术领域，尤其涉及一种应用于ATE数字测试的存储器深度扩展装置。背景技术[0002]在数字测试设备中图形向量需要有相应的存储器来存储，存储器分为动态和静态，动态存储器容量大，但使用不方便，灵活性较差，所以大量数字测试设备采用静态存储器。静态存储器使用方便且灵活，但不足的是其存储容量无法做到很大，在数字测试设备当中由于有很多个通道，所以每通道可以分配到的存储深度又是少之又少，显然不能满足使用需求。发明内容[0003]发明目的:针对现有技术中存在的不足，本发明的目的是提供一种应用于ATE数字测试的存储器深度扩展装置，将几个通道的存储器资源提供给一个通道，使得该通道的存储深度加倍。[0004]技术方案:为了实现上述发明目的，本发明采用的技术方案如下:一种应用于ATE数字测试的存储器深度扩展装置，在数据测试板上设存储器、地址发生器、4选I模块以及4个以上的数据通道，存储器中的数据均与各自的数据通道相连，存储器通过低位控制与地址发生器相连，地址发生器通过高位控制与4选I模块相连，4选I模块与存储器中的4通道数据相连，并与深度通道相连;所述的4选I模块用于将4通道中任意通道的数据切到深度通道上去。[0005] 所述的FPGA使用ALTERA公司的EP1C6Q240C8芯片。[0006] 所述的存储器采用ISSI公司的IS62WV102416ALL芯片。[0007]所述的4选I模块有2个以上，在数据测试板上设8个以上的数据通道，每个4选I模块均与存储器中的4通道数据相连，每2个4选I模块均与I个2选I模块相连，地址发生器通过高位控制各4选I模块、各2选I模块;2选I模块与深度通道相连;所述的2选I模块用于将数据通道中任意通道的数据切到深度通道上去。[0008]有益效果:与现有的技术相比，本发明的应用于ATE数字测试的存储器深度扩展装置，采用灵活的模式切换，使得数字测试设备可以同时胜任高通道数小图形深度和低通道数大图形深度的测试需求。附图说明[0009]图1是应用于ATE数字测试的存储器深度扩展装置的结构示意图；图2是存储器深度扩展示意图。具体实施方式[0010]下面结合具体附图对本发明做进一步的说明。[0011]如图1所示，应用于ATE数字测试的存储器深度扩展装置，在数据测试板上设存储器、地址发生器、4选I模块以及4个以上的数据通道，存储器中的数据均与各自的数据通道相连，存储器通过低位控制与地址发生器相连，地址发生器通过高位控制与4选I模块相连，4选I模块与存储器中的4通道数据相连，并与深度通道相连;所述的4选I模块用于将4通道中任意通道的数据切到深度通道上去。[0012]该装置的深度扩展方法，以一 16通道数字测试设备举例，在本例中采用每4通道中有一通道具有存储深度扩展功能。[0013]在数字测试设备的板卡以下简称数字板上，数据由存储器输出，之后进入FPGA处理，此FPGA的功能包含波形格式的产生和选择、测试结果比较等，图1中的4选I模块也包含在这个FPGA中。数据经过FPGA后转为了欲输出的格式，之后送入驱动器，按所需电平驱动波形输出同时接收测试结果返回FPGA比较处理。FPGA使用ALTERA公司的EP1C6Q240C8来实现，存储器采用ISSI公司的IS62WV102416ALL。[0014]传统的做法中存储器的数据和通道是一一对应的，在此假设存储器深度为IM位宽为16位，于是在具有16通道的数字板上每通道的深度为1M，位宽为I。这时假如一个被测器件中某一管脚需要2M的图形，便无法测试，因为每通道的存储深度为1M，无法容纳2M的图形。[0015]在本方法中为了解决这个问题，在存储器后的FPGA中加入了一系列4选I模块，该模块每4通道用一个，使用该模块可将4通道中任意通道的数据切到第一个通道上去。例如1-4，5-8，9-12，13-16这4组通道，其中3-4的数据可用于I输出，6-8的数据可用于2输出，IQ-12的数据可用于9输出，14-16的数据可用于13输出。而4选I的切换是由地址发生器的高位控制的。地址发生器为另外一片FPGA实现的用于产生存储器地址的模块，该模块原本应只有20位输出对应IM的存储器，现再增加两位输出连接到4选I模块如图1。在4选I模块中控制端输入00选第一路当做输出，01选第二路，10选第三路，11选第四路，所以当运行20以下位地址的图形时，高两位全零，通道I输出的数据为自己存储器存储的数据，当使用完20位地址中的全部数据后，再继续往下使用就会进位，使得4选I模块的控制位变为01，此时通道I输出的是通道2存储器中的数据，以此类推可将通道3和通道4的数据也在通道I中输出。这样当遇到很长的图形时，只需要按顺序将图形拆成几段，分别放置在通道1234中即可，在运行时切换到存储深度扩展模式，数据就会从4段中无间隔的顺序输出。这样从表面上看，通道I就有4M的存储深度。而此时在存储深度扩展下通道234是禁用状态，不能使用的，将设为尚阻态。[0016]在某些情况下，可能4M的存储深度也无法满足需求，但如果将8通道以固定的方式作为一组来将存储器深度扩展到SM的话，就意味着即便需要使用2M的存储深度，都要以牺牲7个通道为代价。于是采用在每两个4选I模块的后面再加一级2选I模块的方式如图2，使得前4个通道和后4个通道都可以独立扩展为4M深度，也可以合并扩展到8M的深度。[0017]本方法同样适用于其他通道数的数字测试设备，并且根据需要可以随意设置多少通道一组来实现存储深度扩展。

权利要求：1.一种应用于ATE数字测试的存储器深度扩展装置，其特征在于，在数据测试板上设存储器、地址发生器、4选I模块以及4个以上的数据通道，存储器中的数据均与各自的数据通道相连，存储器通过低位控制与地址发生器相连，地址发生器通过高位控制与4选I模块相连，4选I模块与存储器中的4通道数据相连，并与深度通道相连;所述的4选I模块用于将4通道中任意通道的数据切到深度通道上去。2.根据权利要求1所述的应用于ATE数字测试的存储器深度扩展装置，其特征在于，所述的FPGA使用ALTERA公司的EP1C6Q240C8芯片。3.根据权利要求1所述的应用于ATE数字测试的存储器深度扩展装置，其特征在于，所述的存储器采用ISSI公司的IS62WV102416ALL芯片。4.根据权利要求1所述的应用于ATE数字测试的存储器深度扩展装置，其特征在于，所述的4选I模块有2个以上，在数据测试板上设8个以上的数据通道，每个4选I模块均与存储器中的4通道数据相连，每2个4选I模块均与I个2选I模块相连，地址发生器通过高位控制各4选I模块、各2选I模块;2选I模块与深度通道相连;所述的2选I模块用于将数据通道中任意通道的数据切到深度通道上去。

百度查询： 上海旻艾半导体有限公司 一种应用于ATE数字测试的存储器深度扩展装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD