申请/专利权人：中国科学院微电子研究所

申请日：2019-01-09

公开（公告）日：2024-04-09

公开（公告）号：CN111428435B

主分类号：G06F30/392

分类号：G06F30/392

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.08.11#实质审查的生效;2020.07.17#公开

摘要：本发明提供一种集成电路版图功耗优化方法及装置，通过集成电路的版图数据，获得具有寄生电容与连线图形对应关系的电路网表，进而进行电路网表的仿真，通过仿真结果中寄生电容产生的功耗，确定出由于金属连线而产生的影响功耗的连线寄生电容，进而，通过电路网表可以确定出该影响功耗的寄生电容对应的金属连线，之后，可以对该金属连线进行功耗优化。该方法中，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。

主权项：1.一种集成电路版图功耗优化方法，其特征在于，包括：根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；所述根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容包括：以无寄生电容时驱动所述金属连线上的负载所需的功耗与有寄生电容时驱动所述金属连线上的负载所需的功耗比值进行计算，当该比值大于预定阈值时，则确定寄生电容为影响功耗的寄生电容；或，通过对寄生电容产生的功耗进行排序，将排序靠前的预定数量的寄生电容产生的功耗作为影响功耗的寄生电容；确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；对所述对应的连线图形进行功耗优化；所述对所述对应的连线图形进行功耗优化，包括：增加所述对应的连线图形的宽度；或者，将所述对应的连线图形中连线的间距增大；或者，根据所述对应的连线图形在其上层的投影，确定上层投影区域；对所述投影区域中的连线图形在其他区域进行重新布局。

全文数据：

权利要求：

百度查询： 中国科学院微电子研究所 一种集成电路版图功耗优化方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD