申请/专利权人：南京邮电大学南通研究院有限公司

申请日：2017-10-18

公开（公告）日：2024-04-09

公开（公告）号：CN107565953B

主分类号：H03K19/003

分类号：H03K19/003;H03K19/00

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2018.02.02#实质审查的生效;2018.01.09#公开

摘要：本发明公开了一种跳变检测器，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，可用于在线时序监测，用来监测输入数据是否晚到，即是否在时钟跳变沿之后到来。与传统跳变检测器相比，本发明结构精简，只有16个晶体管，大大减小了跳变检测器的面积。近阈值宽电压的跳变检测器配合触发器工作，其输入端和触发器的输入端相连，在检测窗口内能有效监测数据跳变情况，输出时序预警信号。另外，公开了一种时序预警控制系统，包括动态或门，频率控制状态机以及锁相环。

主权项：1.一种时钟频率调节系统的控制电路，包括N个跳变检测器、N输入动态或门、频率控制状态机和锁相环；所述N个跳变检测器的数据信号输入端用于接入到SOC芯片的N条关键路径末端，所述N个跳变检测器的时钟信号输入端用于接入到SOC芯片的系统时钟，所述N个跳变检测器的预警信号输出端与N输入动态或门的输入端相连，所述N输入动态或门的输出端和频率控制状态机的输入端连接，所述频率控制状态机的输出端与锁相环的输入端连接以向锁相环传输升频信号或者降频信号，所述锁相环的一输出端用于调节时钟信号的频率且其另一个输出端与频率控制状态机连接以向频率控制状态机传输频率稳定后的频率锁定信号；所述跳变检测器，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管和第一NMOS管的栅极相接且作为跳变检测器的数据信号输入端，所述第一PMOS管的源极用于与电源相连，所述第一PMOS管的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连；所述第一NMOS管源极接地，所述第一NMOS管的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连；所述异或门的输出端作为跳变检测器的预警信号输出端；所述CMOS传输门由第二PMOS管和第二NMOS管组成，所述第二PMOS管的漏极和第二NMOS管的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管的源极和NMOS管的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管的栅极与反相器的输出端连接，所述反相器的输出端与第二NMOS管的栅极连接，所述反相器的输入端用于与系统时钟相连；所述N输入动态或门由1个PMOS管MP1、N+2个NMOS管和1个反相器INV组成，N+2个NMOS管分别是NMOS管MN1至NMOS管MNN、NMOS管M0和NMOS管M1，所述PMOS管MP1的源极接电源，并且PMOS管MP1的漏极和NMOS管MN1至NMOS管MNN的漏极、NMOS管M1的漏极以及反相器INV的输入端相连；NMOS管MN1至NMOS管MNN的栅极分别和N个跳变检测器的预警信号输出端连接，NMOS管MN1至NMOS管MNN的源极与NMOS管M0的漏极相连，NMOS管M0的源极与地端连接，NMOS管M0的栅极用于输入重置信号；NMOS管M1的源极接地端，NMOS管M1的栅极和反相器INV的输出端连接。

全文数据：一种跳变检测器及时钟频率调节系统的控制电路技术领域[0001]本发明涉及集成电路设计低功耗技术领域，尤其是基于在线时序监测的自适应电压频率调节技术领域。背景技术[0002]伴随着集成电路（IntegratedCircuit，IC产业的发展，电子产品已经在人们的生活中起到了日益重要的作用，尤其在移动终端领域，由于人们对于电子产品的性能需求不断提高，因此带来的功耗问题日益显著，所以效能也成为了集成电路设计的一大目标。效能是指每次操作所消耗的能量，如果效能越低，说明能量的利用效率越高，研究表明，当电压降低时，效能也会随之降低，最佳效能点处于近阈值区域。因此，为了兼顾性能和效能需求，宽电压范围（Widevoltagerange电路受到广泛关注，它是指电路的工作范围涵盖近阈值区至常规电压区。对于性能需求较高的工作场景，电路工作在常规电压区；当电路对效能需求较高时，电路可以降低电压到近阈值区。[0003]另一方面，随着工艺尺寸的不断缩小，工艺、电压、温度（Process-Voltage-Temperature，PVT等偏差对电路设计的影响也不断增大。考虑到PVT偏差对芯片的影响，IC设计者通常情况下会通过预留时序余量的方式保证芯片在最坏情况的PVT环境下也能够正常工作。所谓“最坏情况”综合考虑了所有PVT偏差对电路时序的不利因素，然而在芯片实际工作中，最坏情况极少可能发生甚至不发生，这就导致了所选择的频率过于保守造成了芯片性能和效能的浪费，因此如何降低设计中预留的时序余量成为提高性能和效能的主要思路之一。[0004]为了解决时序余量的问题，国际上主要采用自适应频率调节（AdaptiveFrequencyScaling，AFS和自适应电压调节（AdaptiveVoltageScalingJVShAFS通过监控芯片的时序，自适应调节工作频率，可以获得有效的频率收益，而AVS通过监控芯片的时序，自适应调节工作电压，可以获得有效的功耗收益。本发明应用于的系统采用自适应频率调节方法，解决时序余量的问题，获得频率收益。而自适应频率调节主要有两种方法，一种是基于间接监测的自适应频率调节，另一种是基于直接监测的自适应频率调节。直接型监测的自适应频率调节由于能真实反映电路的时序情况，因此应用更为广泛。而跳变检测器是直接监测自适应频率调节方法的核心组成部分。[0005]—个设计优良的跳变检测器除了满足基本的时序监测功能之外，还需要满足以下几个要求:一、晶体管数目尽量少，可以尽量减少检测单元的面积和功耗。二、能够实现宽电压范围工作。三、对原关键路径末端负载尽可能小，因为如果负载过大会导致关键路径变得更为关键，影响系统性能。发明内容[0006]针对上述近阈值宽电压的跳变检测器的设计需求，本发明设计了一种只有16个晶体管的跳变检测器，面积小、功耗低，在40nmCMOS工艺下工作电压范围可达0.5V〜I.IV。该跳变检测器配合触发器作为路径末端的时序监测单元时，对原有触发器结构没有改动，能有效的监测电路的时序情况。此外，本发明提供了一种时钟频率调节系统的控制电路，从而实现在线时序监测和系统频率自适应调节。[0007]为了实现上述目的，本发明提供的技术方案是：一种跳变检测器，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管和第一匪OS管的栅极相接且作为跳变检测器的数据信号输入端，所述PMOS管的源极用于与电源相连，所述PMOS管的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连;所述匪OS管源极接地，所述NMOS管的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连;所述异或门的输出端作为跳变检测器的预警信号输出端;所述CMOS传输门由第二PMOS管和第二NMOS管组成，所述第二PMOS管的漏极和第二NMOS管的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管的源极和第二NMOS管的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管的栅极与反相器的输出端连接，所述反相器的输出端与第二匪OS管的栅极连接，所述反相器的输入端与系统时钟相连。[0008]—种时钟频率调节系统的控制电路，包括N个跳变检测器、_俞入动态或门、频率控制状态机和锁相环;所述N个跳变检测器的数据信号输入端接入到SOC芯片的N条关键路径末端，所述N个跳变检测器的时钟信号输入端接入到SOC芯片的系统时钟，所述N个跳变检测器的预警信号输出端与N输入动态或门的输入端相连，所述N输入动态或门的输出端和频率控制状态机的输入端连接，所述频率控制状态机的输出端与锁相环的输入端连接以向锁相环传输升频信号或者降频信号，所述锁相环的一输出端用于调节时钟信号的频率且其另一个输出端与频率控制状态机连接以向频率控制状态机传输调节频率后的时钟信号。[0009]进一步地，所述N输入动态或门由1个PMOS管MPl、N+2个NMOS管和1个反相器INV组成，N+2个NMOS管分别是NMOS管MNl至NMOS管MNN、NM0S管MO和NMOS管Ml，所述PMOS管MPl的源极接电源，并且PMOS管MPl的漏极和NMOS管MNl至NMOS管MNN的漏极、NMOS管Ml的漏极以及反相器INV的输入端相连;NMOS管MNl至NMOS管MNN的栅极分别和N个跳变检测器的预警信号输出端连接，匪OS管MNl至NMOS管MNN的源极与NMOS管MO的漏极相连，NMOS管MO的源极与地端连接，NMOS管MO的栅极用于输入重置信号;NMOS管Ml的源极接地端，NMOS管Ml的栅极和反相器INV的输出端连接。[0010]与现有技术相比，本发明的有益效果是：（1本发明的跳变检测器不改变原有触发器的结构，因而对原电路几乎没有影响。（2本发明的跳变检测器只有16个晶体管，因此在实现在线时序监测时的面积代价和功耗代价大大减少，使基于在线时序监测的自适应电压调节系统获得可观的频率收益3本发明的跳变检测器可在低电压下稳定工作，因而能在近阈值宽电压范围内实施在线时序监测，使应用本发明的电路应用范围更广，能在近阈值区到常规电压区均获得频率收益。附图说明[0011]图1为时序跳变检测器电路结构图。[0012]图2为10管异或门的电路图。[0013]图3为时序跳变检测器监测时序图。[0014]图4为控制系统结构图。[0015]图5为_俞入动态或门结构图。[0016]图6为常规电压下自适应频率调节仿真图。[0017]图7为低电压下自适应频率调节仿真图。具体实施方式[0018]下面结合附图说明对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。[0019]本发明主要对集成电路中的关键路径进行时序监测，跳变检测器插入到关键路径的末端触发器，组成时序监测单元，来监测关键路径的时序是否紧张。配合发明所述的时序监测方案需要时钟占空比调节电路，将时钟低电平时间缩短。因此，如果输入数据Din在时钟低电平期间（下一个上升沿之前跳变，意味着此时的电路时序已经紧张，甚至可能在下一个时钟周期到达引发错误，如果输入数据Din在时钟高电平时跳变，说明时序较为宽松，数据正常。传统的跳变检测器有结构复杂，面积开销大，工作电压范围有限等不足。[0020]因此，本发明提供了一种跳变检测器，参考图1，包括第一PMOS管Ml、第一匪OS管M2、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管Ml和第一NMOS管M2的栅极相接且作为跳变检测器的数据信号输入端，所述第一PMOS管Ml的源极用于与电源相连，所述第一PMOS管Ml的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连;所述第一匪OS管M2源极接地，所述第一匪OS管M2的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连;所述异或门的输出端作为跳变检测器的预警信号输出端;所述CMOS传输门由第二PMOS管M4和第二NMOS管M3组成，所述第二PMOS管M4的漏极和第二NMOS管M3的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管M4的源极和NMOS管M3的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管M4的栅极与反相器的输出端连接，所述反相器的输出端与第二NMOS管的栅极连接，所述反相器的输入端与系统时钟相连。[0021]该跳变检测器的数据信号输入端和时钟信号的输入端是关键路径末端触发器的数据输入Din、时钟信号CLK以及反相时钟输出端是预警信号pre_err0r。跳变检测器在时钟低电平时进行时序监测。该跳变检测器在标准反相器之间插入了一个CMOS传输门，当CMOS传输门关断时，可以通过判断传输门两端A点和B点的电压差异，来判断输入数据在时钟低电平内是否发生跳变。[0022]如图2所示，为图1中的10管异或门的电路图，由10个MOS管构成，完成异或逻辑。[0023]如图3所示，为本发明跳变检测器监测的时序图，第1个周期，关键路径的延时较短，所以数据到达的时间较早，即Din在时钟高电平区发生跳变。此时，节点A和节点B之间的传输门处于导通状态。因为CMOS传输门结构，所以A和B之间的电压没有阈值损失，S卩A和B节点的电压值相同，通过异或门之后，输出的预警信号Pre_err〇r始终为低电平状态。当时钟跳变成低电平之后，传输门关断，数据并未发生跳变，所以节点A和节点B电荷保持不变，Pre_err〇r输出保持低电平。第2个周期，数据延时较长，在时钟低电平区域，数据Din发生了从高到低的跳变。在时钟高电平区域，同样由于CMOS传输门导通，所以节点A和节点B导通，Pre_error信号没有拉高。在时钟低电平区域，数据Din从高电平跳变到低电平，第一PMOS管Ml导通，A节点通过第一PMOS管Ml由电源充电成高电平，和B的电平值不同，这将导致异或门输出Pre_Err〇r产生一个高电平脉冲，产生预警信号。第3个周期，与第2个周期类似，是用来验证数据Din从低电平跳变到高电平时，预警信号Pnerror能否正确产生。在时钟高电平区域，数据Din为低电平，那么，节点A和节点B均为高电平。在时钟低电平区域，数据Din从低电平跳变到高电平时，节点B的电荷通过第一NMOS管M2放电到地端，从而，A和B的值发生差异，异或门输出Pre_err〇r产生高脉冲信号，当CLK重新进入时钟高电平区域之后，Pre_error拉回到低电平。[0024]参考图4,一种时钟频率调节系统的控制电路，包括N个跳变检测器、N输入动态或门、频率控制状态机和锁相环;所述N个跳变检测器的数据信号输入端用于接入到SOC芯片的N条关键路径末端，所述N个跳变检测器的时钟信号输入端接入到SOC芯片的系统时钟，所述N个跳变检测器的预警信号输出端与N输入动态或门的输入端相连，所述N输入动态或门的输出端和频率控制状态机的输入端连接，所述频率控制状态机的输出端与锁相环的输入端连接以向锁相环传输升频信号或者降频信号，所述锁相环的一输出端用于调节时钟信号的频率且其另一个输出端与频率控制状态机连接以向频率控制状态机传输调节频率后的时钟信号。[0025]在SOC芯片上选出N条关键路径，把N个时序线跳变检测器插入到N条筛选好的关键路径末端，N个时序跳变检测器对N条关键路径的时序进行实时监测，输出时序预警信号Pre_error[1]〜Pre_error[N]传输给N输入动态或门，如果监测出时序紧张，贝Ij在监测窗口内立即产生预警信号，Pre_error[1]〜Pre_error[N]中一个或多个信号拉高。N输入动态或门实时采集时序跳变检测器产生的多个时序预警信号Pre_error[1]〜Pre_error[N]，并进行多位“或”操作后产生的总时序预警信号Pre_error_all，总时序预警信号Pre_error_all传输给频率控制状态机。频率控制状态机根据输入信号时序预警信号Pre_error_all和PLL锁定信号PLL_lock_id以及状态机的当前状态，输出频率控制信号Freq_up_id和Freq_down_id给锁相环PLL。当时序紧张时，Freq_up_id为低电平和Freq_down_id为高电平，系统频率降低。当时序宽裕时，Freq_up_id为高电平和Freq_d〇wn_id为低电平，系统频率升高。锁相环PLL根据频率控制信号Freq_up_id和Freq_down_id，调节输出时钟Clk的频率，实现时序紧张时，系统频率降低;时序宽裕时，系统频率升高，从而自适应的调节时钟频率。[0026]频率控制状态机根据状态机当前状态和输入总的时序预警信号Pre_error_all和PLL锁定信号PLL_lock_id来调节状态机状态和输出。频率控制状态机进入正常工作状态后，系统通过判断预警信号的有无，来判断关键路径的时序紧张或宽松。如果时序宽松，则配置PLL升高工作频率。如果时序紧张，这时通过配置PLL降低频率。状态机分为Normal00、Frequency_up01和Frequency_down10三个状态。整个频率控制状态机系统启动后，首先系统进入正常工作状态Normal00，此时保持锁相环PLL的工作频率。当保持正常工作状态1000个时钟周期且无时序预警信号Pre_err〇r_all以后，进入升频状态Frequency_up01，调节PLL升频，在PLL频率稳定以后进入正常工作状态Normal00。当在正常工作状态Normal00收到时序预警信号Pre_error_all，进入降频状态Frequency_down10，调节PLL模型降频，在PLL频率稳定以后进入正常工作状态Normal00。[0027]NormalXO状态[0028]Normal状态是指当前系统启动之后，进入正常运行状态，系统工作频率为当前PLL输出频率。输出控制信号Freq_up_id和Freq_down_id同时为低电平。[0029]1如果此时触发器检测到总的时序预警信号Pre_err〇r_all拉高，说明关键路径时序紧张，系统进入降频状态Frequency_down10ο[0030]2如果没有检测到时序预警信号Pre_error_all，则使用No_error_count信号来记录未发生预警的周期数，如果此时连续1000个周期没有检测到预警信号，则说明电路的时序余量较多，将进入FrequenCy_up01状态，升高电路频率。[0031]Frequency_up01状态[0032]FrequenCy_up状态表示系统连续1000个周期没有时序预警信号，说明时序非常宽松，可以配置PLL提高工作频率，减少时序余量。输出控制信号Freq_up_id为高电平和Freq_down_id为低电平。[0033]lPLL_lock信号是PLL的一个输出信号，如果PLL_lock信号仍然为低，表示PLL输出频率仍不稳定，应该保持Frequency_up01状态不变。[0034]2如果PLL_lock为高电平，表示PLL配置结束，已输出稳定频率，此时状态机将切回Normal00状态，表示调频结束。[0035]Frequency_down10状态[0036]FreqUenCy_d〇Wn状态表示此时系统时序紧张，PLL正在进行降频配置阶段。输出控制信号Freq_up_id为低电平和Freq_down_id为高电平。[0037]1如果PLL_lock仍然为低，表示PLL仍然在配置中，则保持Frequency_down10状态。[0038]2如果PLL_lock拉高，表示PLL配置结束，已输出稳定频率，此时状态机将切回Normal00状态，表示调频结束。[0039]锁相环（PLL根据输入信号Freq_up_id和Freq_down_id调节输出频率。锁相环PLL的输出时钟Clk是输入时钟Clk_id的分频结果。其主要输入信号为参考时钟信号Clk_id，升频信号Freq_up_id和降频信号Freq_down_id。其主要输出信号为Clk，Freq_show_id和PLL_lock_id。[0040]所述的频率控制状态机，其输入时钟信号为系统时钟信号，输入复位信号为系统复位信号，输入信号PLL锁定信号为PLL_lock_id，数据输入信号为总时序预警信号Pre_error_al1，数据输出为升频信号Freq_up_id和降频信号Freq_down_id。[0041]所述的锁相环PLL，其输入端口包括:参考时钟Clk_id，频率控制信号Freq_up_id和Freq_down_id，和PLL初始频率Count_id。输出信号包括:输出时钟Clk，PLL_lock_id和Freq_show_idJLLJockjd信号显示PLL的时钟是否稳定输出。Freq_show_id信号可以将时钟频率值转化为电压形式，这样更有利于判断出当前频率的升降情况。[0042]参考图5,所述_俞入动态或门由1个PMOS管MPl、N+2个匪OS管和1个反相器INV组成，N+2个NMOS管分别是NMOS管MNl至NMOS管MNN、NM0S管MO和NMOS管Ml，所述PMOS管MPl的源极接电源，并且PMOS管MPl的漏极和NMOS管MNl至NMOS管MNN的漏极、NMOS管Ml的漏极以及反相器INV的输入端相连;NMOS管MNl至NMOS管MNN的栅极分别和N个跳变检测器的预警信号输出端连接，匪OS管MNl至NMOS管MNN的源极与NMOS管MO的漏极相连，NMOS管MO的源极与地端连接，NMOS管MO的栅极用于输入重置信号;NMOS管Ml的源极接地端，NMOS管Ml的栅极和反相器INV的输出端连接。[0043]在图5中，当控制信号i_RESET为低电平时，PMOS管MPl导通，其漏极动态节点VO被充电至高电平，经过反相器INV反相后输出低电平，N输入动态或门的输出为低电平，同时NMOS管MO和Ml也关断，时序预警信号不影响动态或门的输出，此时相当于_俞入动态或门被关闭；当控制开关信号i_RESET为高电平时，PMOS管MPl关断，匪OS管MO导通，此时当时序预警信号Pre_error[1]〜Pre_error[N]中任何一个信号为高电平，其对应的NMOS管将导通，使得动态节点VO上的电荷被释放至0,经过反相器INV反相后输出高电平，匪OS管Ml加速动态节点VO的放电，N输入动态或门的输出在控制开关信号i_RESET置“0”以前都保持高电平，此时相当于N输入动态“或”打开，并实现了“或”的逻辑功能。[0044]如图6所示，为本发明的基于在线时序监测的自适应频率调节系统的频率调节过程。本设计基于SMIC40nm工艺库，其工艺角为TT，以1.1V，0°C为仿真环境。为了模拟真实芯片的工作环境，本设计在电源电压上，叠加了5%的电压波动，主要验证了频率调节过程。[0045]图6是控制系统在常规电压下自适应频率调节全过程。elk是系统时钟，由于时钟频率较高，不利于直接观察频率升降，因此使用Freq_sh〇W_id信号观察频率变化，Freq_show_id在波形图上对应的电压值即为当前PLL的输出频率，Freq_up_id是升频控制信号和Freq_down_id是降频控制信号，PLL_lock_id是PLL的锁定信号，当PLL_lock_id信号拉高时，说明PLL的输出频率锁定，控制系统才会继续工作。Pre_error_all是总时序预警信号。Clk的输出频率的初始频率为960MHz。随后系统会开始检测时序预警信号，由于最初时序余量较为宽裕，系统检测不到时序预警，Freq_up_id信号每隔1000个时钟周期拉高一次，系统频率也逐渐提高，压缩时序余量。随着时序余量不断减少，当时钟频率为969MHz时，开始产生时序预警，系统频率不再提高，最终趋于稳定状态。整个控制系统实现了在常规电压下的自适应频率调节。[0046]图7所示的是0.66V，工艺角为SS，温度为-25摄氏度的低电压下跳变检测器及其控制电路频率自适应调节图。和与图6类似，控制系统的自适应频率调节过程在0.66V下仍然完成地很好。Clk的初始频率为IOOMHz，时序较为宽裕，系统不断升频，压缩时序余量，最终的频率为124MHz时，出现时序预警，系统时钟稳定。[0047]以上结果显示了本发明能够显著降低提升电路工作的频率，实现了频率收益。

权利要求：1.一种跳变检测器，其特征在于，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管和第一NMOS管的栅极相接且作为跳变检测器的数据信号输入端，所述第一PMOS管的源极用于与电源相连，所述第一PMOS管的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连;所述第一NMOS管源极接地，所述第一NMOS管的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连;所述异或门的输出端作为跳变检测器的预警信号输出端;所述CMOS传输门由第二PMOS管和第二匪OS管组成，所述第二PMOS管的漏极和第二NMOS管的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管的源极和NMOS管的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管的栅极与反相器的输出端连接，所述反相器的输出端与第二NMOS管的栅极连接，所述反相器的输入端用于与系统时钟相连。2.—种时钟频率调节系统的控制电路，基于权利要求1所述的跳变检测器，其特征在于，包括N个跳变检测器、N输入动态或门、频率控制状态机和锁相环;所述N个跳变检测器的数据信号输入端用于接入到SOC芯片的N条关键路径末端，所述N个跳变检测器的时钟信号输入端用于接入到SOC芯片的系统时钟，所述N个跳变检测器的预警信号输出端与N输入动态或门的输入端相连，所述N输入动态或门的输出端和频率控制状态机的输入端连接，所述频率控制状态机的输出端与锁相环的输入端连接以向锁相环传输升频信号或者降频信号，所述锁相环的一输出端用于调节时钟信号的频率且其另一个输出端与频率控制状态机连接以向频率控制状态机传输频率稳定后的频率锁定信号。3.如权利要求2所述的一种时钟频率调节系统的控制电路，其特征在于，所述N输入动态或门由1个PMOS管MPl、N+2个NMOS管和1个反相器INV组成，N+2个NMOS管分别是NMOS管丽1至匪OS管MNN、匪OS管MO和NMOS管M1，所述PMOS管MP1的源极接电源，并且PMOS管MP1的漏极和匪OS管丽1至匪OS管MNN的漏极、匪OS管Ml的漏极以及反相器INV的输入端相连;匪OS管MNl至NMOS管MNN的栅极分别和N个跳变检测器的预警信号输出端连接，NMOS管MNl至NMOS管MNN的源极与NMOS管MO的漏极相连，NMOS管MO的源极与地端连接，NMOS管MO的栅极用于输入重置信号;NMOS管Ml的源极接地端，NMOS管Ml的栅极和反相器INV的输出端连接。

百度查询： 南京邮电大学南通研究院有限公司 一种跳变检测器及时钟频率调节系统的控制电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD