申请/专利权人：畅想芯科有限公司

申请日：2019-12-26

公开（公告）日：2024-04-09

公开（公告）号：CN111381885B

主分类号：G06F9/38

分类号：G06F9/38;G06F9/30;G06T1/20

优先权：["20181229 US 62/786,379","20190718 US 16/515,172"]

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.07.31#实质审查的生效;2020.07.07#公开

摘要：本公开涉及非对称多核异构并行处理系统。一种非对称多核异构并行处理系统包括第一组图形处理器单元GPU和第二组GPU。第一和第二组GPU核心共享指令集体系结构ISA，使得第一组GPU核心能够执行该ISA的指令的一部分，并且第二组GPU核心能够执行该ISA的整个指令集合。应用能够利用这两组GPU核心，并且还能够确定应当在哪组GPU核心上渲染什么对象。

主权项：1.一种非对称多核异构图形处理单元，所述非对称多核异构图形处理单元包括：第一组一个或多个图像处理单元核心，其中每一者具有第一微体系结构和第一功率消耗概要，所述第一组图像处理单元核心被配置为执行指令集体系结构的第一子集；第二组一个或多个图像处理单元核心，其中每一者具有第二微体系结构和高于所述第一功率消耗概要的第二功率消耗概要，所述第二组图像处理单元核心被配置为执行整个所述指令集体系结构；通信地连接到所述第一组图像处理单元核心和所述第二组图像处理单元核心的控制器，所述控制器被配置为接收所述指令集体系结构的指令并且确定所述指令是应当由所述第一组图像处理单元中的图像处理单元执行，还是由所述第二组图像处理单元中的图像处理单元执行；并且其中所述指令集体系结构的指令是由应用编程接口生成的，所述应用编程接口允许应用请求指令集体系结构指令被在所述第一组一个或多个图像处理单元核心上或者所述第二组一个或多个图像处理单元核心上执行，并且其中所述应用确定渲染的第一对象的计算复杂度，并且响应于所述渲染的第一对象的所述复杂度超过第一阈值而生成指令集体系结构指令来由所述第二组图像处理单元核心渲染所述第一对象。

全文数据：

权利要求：

百度查询： 畅想芯科有限公司 非对称多核异构并行处理系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD