申请/专利权人：高通股份有限公司

申请日：2022-08-22

公开（公告）日：2024-04-16

公开（公告）号：CN117897708A

主分类号：G06N3/063

分类号：G06N3/063;G06T7/10;G06V10/82;G06N3/0464;G06N3/045

优先权：["20210902 US 17/465,550"]

专利状态码：在审-公开

法律状态：2024.04.16#公开

摘要：用于执行机器学习任务的方法和装置，并且具体地讲，涉及用于通过深度并行性改进性能的神经网络处理架构和电路。一个示例神经网络处理电路通常包括多个处理元件PE电路组，其中每个PE电路组包括多个PE电路，该多个PE电路被配置为在多个深度并行地处理输入。

主权项：1.一种处理电路，所述处理电路包括多个处理元件PE电路组，其中：每个PE电路组包括多个PE电路，所述多个PE电路被配置为在多个深度并行处理输入，并且每个PE电路包括：一个或多个乘法电路，每个乘法电路被配置为计算部分乘积，和局部累加器，所述局部累加器具有耦合到所述一个或多个乘法电路的输出的输入，所述局部累加器被配置为根据由所述一个或多个乘法电路中的每个乘法电路计算的所述部分乘积来生成和。

全文数据：

权利要求：

百度查询： 高通股份有限公司 用于神经网络的并行逐深度处理架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD