申请/专利权人：芯弘微电子(深圳)有限公司

申请日：2023-09-12

公开（公告）日：2024-04-09

公开（公告）号：CN220754801U

主分类号：H03K5/00

分类号：H03K5/00;H03K3/0233

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权

摘要：本实用新型涉及一种集成电路技术领域，具体涉及一种延时装置，包括，第二电流源，控制端连接外部偏置信号；第一电流源，输入端连接第二电流源的输入端，控制端连接外部偏置信号；第一子控制器，输入端连接第一电流源的输出端，控制端连接一外部信号处理装置的输出端；第一储能单元，连接第二电流源；第二储能单元，连接第一子控制器；第二子控制器，连接第一子控制器的输出端，控制端连接第三反相器的输出端；第一处理单元，第一输入端连接第二储能单元，第二输入端连接第二处理单元的输出端，输出端连接第三子控制器的控制端，其中第二处理单元的输入端连接分频器的输出端，并根据接收的输入信号形成一输出信号输出。

主权项：1.一种延时装置，其特征在于：包括，第二电流源，输入端连接电源端，控制端连接外部偏置信号；第一电流源，输入端连接所述第二电流源的输入端，控制端连接外部偏置信号；第一子控制器，输入端连接所述第一电流源的输出端，控制端连接一外部信号处理装置的输出端；第一储能单元，输入端分别连接所述第二电流源的输出端、第三反相器的输入端；第二储能单元，分别连接所述第一子控制器的输出端、分频器的输入端；第二子控制器，输入端连接所述第一子控制器的输出端，控制端连接所述第三反相器的输出端，输出端接地；第一处理单元，第一输入端连接所述第二储能单元，第二输入端连接第二处理单元的输出端，输出端连接第三子控制器的控制端；其中所述第二处理单元的输入端连接所述分频器的输出端，并根据接收的输入信号形成一输出信号输出。

全文数据：

权利要求：

百度查询： 芯弘微电子(深圳)有限公司 一种延时装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD