申请/专利权人：上海奎芯集成电路设计有限公司

申请日：2024-01-04

公开（公告）日：2024-04-05

公开（公告）号：CN117831590A

主分类号：G11C16/06

分类号：G11C16/06;G11C16/30

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明提供一种多模式存储器驱动电路和多协议接口兼容型PHY芯片，通过高速电平转换器阵列、高速多模式选择器、上拉驱动阵列和下拉驱动阵列组成多模式存储器驱动电路，利用高速电平转换器阵列输出处于第一电压域的第一输出信号和处于第二电压域的第二输出信号，利用高速多模式选择器基于模式控制信号输出相应的第一数据信号和第二数据信号，并基于第一数据信号和处于第一电压域的第一输出信号控制上拉驱动阵列，基于第二数据信号和处于第二电压域的第二输出信号控制下拉驱动阵列，得到驱动电路输出端所输出的驱动信号，可以同时兼容不同存储器接口协议，同时满足多种存储器接口协议对存储器驱动电路的要求，显著降低了SOC设计难度和成本。

主权项：1.一种多模式存储器驱动电路，其特征在于，包括：高速电平转换器阵列、高速多模式选择器、上拉驱动阵列，以及下拉驱动阵列；其中，所述高速电平转换器阵列用于基于初始电压域的输入信号、第一保护电压和第二保护电压，输出处于第一电压域的第一输出信号和处于第二电压域的第二输出信号；所述第一电压域表示所述第一保护电压至预设电源电压的电压范围，所述第二电压域表示预设地电压至所述第二保护电压的电压范围；所述高速多模式选择器用于基于模式控制信号输出相应的第一数据信号和第二数据信号，将所述第一数据信号和所述处于第一电压域的第一输出信号传递至所述上拉驱动阵列，并将所述第二数据信号和所述处于第二电压域的第二输出信号传递至所述下拉驱动阵列，所述预设电源电压、所述预设地电压和所述模式控制信号是基于当前接口协议确定的；所述上拉驱动阵列和所述下拉驱动阵列的输出端相连，用于输出驱动信号。

全文数据：

权利要求：

百度查询： 上海奎芯集成电路设计有限公司 多模式存储器驱动电路和多协议接口兼容型PHY芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD