申请/专利权人：太原航空仪表有限公司

申请日：2023-12-29

公开（公告）日：2024-04-05

公开（公告）号：CN117827721A

主分类号：G06F13/40

分类号：G06F13/40;G06F5/06;G06F12/0877

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明提供一种基于FPGA的内部总线转换为PCIE总线的方法和装置，该方法包括：依次使用主FPGA的格式转换IP核和扩展FPGA的多个格式转换IP核将主FPGA接收到的PCIE利用主FPGA的内部总线接口，发送至扩展FPGA并转换为PCIE总线数据进而进行输出。使用低功耗FPGA扩展PCIE接口的设计方案，可靠性高，FPGA具有高可靠性，时延低的优点。

主权项：1.一种基于FPGA的内部总线转换为PCIE总线的方法，其特征在于，包括：S1：使用第一“AXIMemoryMappedToPCIExpress”IP核将外部设备经主处理器的PCIE端口传输的数据转换为AXI接口数据；S2：使用第一“AXIMemoryMappedToStreamMapper”IP核将上一步AXI接口数据转换为AXIS接口数据；AXIS接口数据包括：控制信号和有效数据；S3：使用第一“FIFOGenerater”IP核将上一步AXIS接口数据进行缓存后，将缓存的AXIS接口数据传输到Aurora总线的AXIS接口；S4：使用第一“Aurora8B10B”IP核将AXIS接口数据进行转换通过第一Aurora总线的RXTX数据线进行传输；S5：使用第二“Aurora8B10B”IP核将主处理器传输的控制信号和有效数据通过第二Aurora总线的RXTX数据线传输到扩展FPGA，并在扩展FPGA内部形成对应的数据流；S6：使用第二“FIFOGenerater”IP核将第二Aurora总线传输过来的数据流进行缓存，第二“FIFOGenerater”IP核将缓存的数据流送入第二“AXIMemoryMappedToStreamMapper”IP核；S7：使用第二“AXIMemoryMappedToStreamMapper”IP核将第二“FIFOGenerater”IP核发送的控制信号和有效数据转换为AXI接口数据；S8：使用第二“AXIMemoryMappedToPCIExpressPCIE”IP核将AXI接口数据转换为PCIE总线数据，并采用扩展FPGA的PCIE接口输出。

全文数据：

权利要求：

百度查询： 太原航空仪表有限公司 一种基于FPGA的内部总线转换为PCIE总线的方法和装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD