申请/专利权人：象帝先计算技术(重庆)有限公司

申请日：2023-12-28

公开（公告）日：2024-04-12

公开（公告）号：CN117873427A

主分类号：G06F7/57

分类号：G06F7/57;G06F7/483;G06F7/544

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本公开提供一种算术逻辑单元、运算处理方法、芯片以及电子设备。用于处理第一精度浮点数和第二精度浮点数的乘加操作，所述算术逻辑单元包括数据获取模块和运算模块，运算模块中包括乘法处理子模块、加法处理子模块、移位子模块、前导零子模块；其中，运算模块中的每一子模块，分别包括若干处理子单元；数据获取模块，用于获取待乘加计算数据；运算模块中的任一子模块，用于根据待乘加计算数据的浮点数精度类型，调用本地的处理子单元对待乘加计算数据进行处理，得到处理结果；其中，任一子模块中的任一处理子单元用于针对一组第二精度浮点数进行处理，任一子模块中的多个处理子单元用于针对一组第一精度浮点数进行联合处理。

主权项：1.一种算术逻辑单元，用于处理第一精度浮点数和第二精度浮点数的乘加操作，其中，第二精度浮点数为尾数位宽不大于第一精度浮点数尾数位宽12的任一精度浮点数；所述算术逻辑单元包括数据获取模块和运算模块，运算模块中包括乘法处理子模块、加法处理子模块、移位子模块、前导零子模块；其中，运算模块中的每一子模块，分别包括若干处理子单元；数据获取模块，用于获取待乘加计算数据；运算模块中的任一子模块，用于根据待乘加计算数据的浮点数精度类型，调用本地的处理子单元对待乘加计算数据进行处理，得到处理结果；其中，任一子模块中的任一处理子单元用于针对一组第二精度浮点数进行处理，任一子模块中的多个处理子单元用于针对一组第一精度浮点数进行联合处理。

全文数据：

权利要求：

百度查询： 象帝先计算技术(重庆)有限公司 一种算术逻辑单元、运算处理方法、芯片及电子设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD