申请/专利权人：江南大学

申请日：2024-03-13

公开（公告）日：2024-04-12

公开（公告）号：CN117879570A

主分类号：H03K17/687

分类号：H03K17/687;H03K17/081;H03K19/0185

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明公开了抑制驱动电路输出级直接通路电流的分时控制电路及方法，属于集成电路技术领域。本申请方案通过在输出级前一级增加分时控制电路以调整输出级中PMOS晶体管和NMOS晶体管的导通时间，避免其同时导通，从而避免了电压切换过程中会出现大的直接通路电流，且由于直接通路电流是尖峰电流的重要组成部分，避免了直接通路电流即抑制了驱动输出级的尖峰电流，进而有效抑制了地弹效应，减小动态功耗。而且本申请是在输出级前一级增加分时控制电路来实现抑制驱动电路输出级直接通路电流，没有对驱动电路部分进行任何改变，因此不影响输出驱动能力。

主权项：1.一种抑制驱动电路输出级直接通路电流的分时控制电路，其特征在于，所述分时控制电路设置于驱动电路输出级的前一级中，用于调整驱动电路输出级中的PMOS晶体管和NMOS晶体管的导通时间以避免其同时导通；所述分时控制电路包括一个PMOS晶体管和一个NMOS晶体管，且二者组成类传输门结构；所述驱动电路输出级包括传输高电压的第一PMOS晶体管PM1和传输低电压的第一NMOS晶体管NM1，且所述第一PMOS晶体管PM1的源端连接传输的第一高压TrHV，第一NMOS晶体管的源端连接传输的第一低压TrLV，第一PMOS晶体管PM1的漏端和第一NMOS晶体管NM1的漏端连接，第一PMOS晶体管PM1、第一NMOS晶体管NM1的栅极连接驱动电路输出级前一级的输出信号，驱动电路输出级前一级的输出信号控制输出级进行第一低压TrLV、第一高压TrHV的输出切换；所述输出级的前一级包括第二PMOS晶体管PM2和第二NMOS晶体管NM2；第二PMOS晶体管PM2的源极连接第二高压HV，第二NMOS晶体管NM2的源极连接第二低压LV，第二PMOS晶体管PM2、第二NMOS晶体管NM2的漏极连接所述分时控制电路，第二PMOS晶体管PM2、第二NMOS晶体管NM2的栅极连接电路其他模块的端口；所述分时控制电路包括第三PMOS晶体管PM3和第三NMOS晶体管NM3，第三PMOS晶体管PM3、第三NMOS晶体管NM3组成类传输门结构，第三PMOS晶体管PM3的栅极连接第三低压LVX，第三NMOS晶体管NM3的栅极连接第三高压HVX；第三PMOS晶体管PM3源极、第三NMOS晶体管NM3的漏极与输出级的前一级中的第二PMOS晶体管PM2的漏极连接，第三PMOS晶体管PM3漏极、第三NMOS晶体管NM3的源极与输出级的前一级中第二NMOS晶体管NM2的漏极连接。

全文数据：

权利要求：

百度查询： 江南大学 抑制驱动电路输出级直接通路电流的分时控制电路及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD