申请/专利权人：上海芯联芯智能科技有限公司

申请日：2023-11-24

公开（公告）日：2024-04-12

公开（公告）号：CN117872082A

主分类号：G01R31/28

分类号：G01R31/28

优先权：

专利状态码：在审-公开

法律状态：2024.04.12#公开

摘要：本发明公开了一种利用FPGA作为MUX测试芯片管脚复用的自动化方法及系统，该方法包括：被测芯片的复用管脚均与MUX连接，模式管脚复用功能的验证电路的信号接口也均与MUX连接，被测芯片与MUX通过通讯接口互联，所述MUX为FPGA；启动被测芯片电路、FPGA电路和验证电路；被测芯片通过通讯接口向FPGA发出测试第一模式的指令；FPGA收到指令后，将第一模式对应的验证电路和对应被测的复用管脚连线连接，被测芯片进行测试，FPGA同时将测试信号输出到监测仪器专用脚上；被测芯片的第一模式测试完成，被测芯片的片上程序记录当前测试步骤和测试结果，再向FPGA发出进行下一个模式测试的指令，以此类推，直到所有模式全部测试完。本发明无需人工飞线的步骤，程序自动化控制测试。

主权项：1.一种利用FPGA作为MUX测试芯片管脚复用的自动化方法，其特征在于，包括如下步骤：S1：被测芯片的复用管脚均与MUX连接，模式管脚复用功能的验证电路的信号接口也均与MUX连接，被测芯片与MUX通过通讯接口互联，所述MUX为FPGA；S2：启动被测芯片电路、FPGA电路和验证电路；S3：被测芯片通过通讯接口向FPGA发出测试第一模式的指令；S4：FPGA收到指令后，将第一模式对应的验证电路和对应被测的复用管脚连线连接，被测芯片进行测试，FPGA同时将测试信号输出到监测仪器专用脚上；S5：被测芯片的第一模式测试完成，被测芯片的片上程序记录当前测试步骤和测试结果后，再向FPGA发出进行下一个模式测试的指令，以此类推，直到所有模式全部完成测试。

全文数据：

权利要求：

百度查询： 上海芯联芯智能科技有限公司 一种利用FPGA作为MUX测试芯片管脚复用的自动化方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD