申请/专利权人：武汉新芯集成电路制造有限公司

申请日：2020-11-13

公开（公告）日：2024-04-12

公开（公告）号：CN117881189A

主分类号：H10B41/40

分类号：H10B41/40;H10B43/40

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明公开了一种半导体器件。所述半导体器件包括：存储阵列结构，包括多个存储串、多个局部位线和多个全局位线；以及，位于所述存储阵列结构上的外围结构，包括多个局部位线选择模块和至少一个全局位线选择模块；其中，每个局部位线与至少一个存储串对应连接，每个局部位线选择模块的输出端通过第一通孔与多个局部位线对应连接，每个局部位线选择模块的输入端通过第二通孔与一个全局位线对应连接，每个全局位线选择模块的输出端通过第三通孔与多个全局位线对应连接。本发明能够简化全局位线的布线路径，降低全局位线的负载。

主权项：1.一种半导体器件，其特征在于，包括：存储阵列结构，包括多个存储串、多个局部位线和多个全局位线；以及，位于所述存储阵列结构上的外围结构，包括多个局部位线选择模块和至少一个全局位线选择模块；其中，每个局部位线与至少一个存储串对应连接，每个局部位线选择模块的输出端通过第一通孔与多个局部位线对应连接，每个局部位线选择模块的输入端通过第二通孔与一个全局位线对应连接，每个全局位线选择模块的输出端通过第三通孔与多个全局位线对应连接；其中，所述存储阵列结构和所述外围结构相键合，且所述第一通孔、所述第二通孔、所述第三通孔中的至少一个均包括两个导通孔，所述两个导通孔中的其中一个导通孔位于所述存储阵列结构上，所述两个导通孔中的另外一个导通孔位于所述外围结构上。

全文数据：

权利要求：

百度查询： 武汉新芯集成电路制造有限公司 半导体器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD