申请/专利权人：中电科思仪科技股份有限公司

申请日：2021-07-20

公开（公告）日：2024-04-12

公开（公告）号：CN113702676B

主分类号：G01R1/28

分类号：G01R1/28

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2021.12.21#实质审查的生效;2021.11.26#公开

摘要：本发明公开了一种基于CML接口的宽带任意波形发生装置及方法，属于任意波形产生领域。本发明采用CML接口结合检测伪随机序列误码率的方式替代JESD204B接口，相同通道数数据带宽提升20％，通道数可扩展，进一步提升数据带宽；采用共模电平采集、中值滤波、累加、相减运算的方式，构成负反馈回路，有效的消除了DAC输出的共模电平，结构简单，易于实现；有效的提高数据带宽，能够产生更高采样率的任意波形信号，消除共模电平，提高了任意波形信号的保真度。

主权项：1.一种基于CML接口的宽带任意波形发生装置，其特征在于：包括抽取模块、减法模块、CML接口模块、DAC芯片、中值滤波模块、直流ADC模块和模拟通道；抽取模块，被配置为用于将波形数据依次抽取为N路分支；减法器模块，被配置为用于偏置因子和波形数据的相减；CML接口模块，被配置为用于将FPGA的N路波形数据传输到DAC芯片；中值滤波模块，被配置为用于每次将偏置信息取N个数值按升序排序，取中值数据，数据累加，产生偏置因子；直流ADC模块，集成有低通滤波和直流采集电路，被配置为用于采集电路的共模电平；模拟通道，被配置为用于实现滤波、衰减和放大的模拟信号调理功能；CML接口模块，包括异或模块、N路伪随机序列产生模块和定时器；异或模块，被配置为用于伪随机序列和波形数据异或运算；N路伪随机序列产生模块，被配置为用于根据N路DAC芯片检测到误码率产生N路伪随机序列；DAC芯片，被配置为用于集成CML接口和N路误码检测模块。

全文数据：

权利要求：

百度查询： 中电科思仪科技股份有限公司 一种基于CML接口的宽带任意波形发生装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD