申请/专利权人：西安电子科技大学

申请日：2023-12-26

公开（公告）日：2024-04-16

公开（公告）号：CN117894826A

主分类号：H01L29/739

分类号：H01L29/739;H01L29/423

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.03#实质审查的生效;2024.04.16#公开

摘要：本发明涉及一种优化EMI性能的分离栅型的绝缘栅双极晶体管，包括：从下至上依次层叠设置的集电极、P+集电区、N型缓冲层、N‑漂移区、N型载流子存储层、P+基区和发射极，若干组分离多栅沿长度方向依次间隔设置，每组分离多栅包括若干个第一沟槽栅电极组、若干个第二沟槽栅电极组和若干个第三沟槽栅电极组，若干个第一沟槽栅电极组、若干个第二沟槽栅电极组和若干个第三沟槽栅电极组沿长度方向依次间隔设置。本发明的绝缘栅双极晶体管改善了器件的EMI噪声，同时也避免了栅极负电容现象的产生。

主权项：1.一种优化EMI性能的分离栅型的绝缘栅双极晶体管，其特征在于，所述绝缘栅双极晶体管包括：N型缓冲层；N-漂移区，设置于所述N型缓冲层上；N型载流子存储层，设置于所述N-漂移区上；P+基区，设置于所述N型载流子存储层上；若干组分离多栅，所述若干组分离多栅沿长度方向依次间隔设置，每组所述分离多栅包括若干个第一沟槽栅电极组、若干个第二沟槽栅电极组和若干个第三沟槽栅电极组，所述若干个第一沟槽栅电极组、所述若干个第二沟槽栅电极组和所述若干个第三沟槽栅电极组沿长度方向依次间隔设置，其中，所述第一沟槽栅电极组、所述第二沟槽栅电极组和所述第三沟槽栅电极组均对应设置在从P+基区上表面延伸至所述N-漂移区内的沟槽中，所述第一沟槽栅电极组的上端连接栅极驱动、下端连接发射极，所述第二沟槽栅电极组的上端连接发射极、下端连接栅极驱动，所述第三沟槽栅电极组连接发射极；若干第一栅介质层，设置于每个所述沟槽的侧壁和下壁；若干第二栅介质层，设置于所述第一沟槽栅电极组、所述第二沟槽栅电极组和所述第三沟槽栅电极组上；若干N+发射区，所述N+发射区从所述P+基区的上表面延伸至所述P+基区内，每个所述第一沟槽栅电极组的两侧均设置有一个所述N+发射区；发射极，设置于所述P+基区、所述N+发射区和所述第二栅介质层上。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种优化EMI性能的分离栅型的绝缘栅双极晶体管

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD